CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .39 .40 .41 .42 .43 33344.45 .46 .47 .48 .49 ... 33646 »
  1. duozhouqiCPU

    2下载:
  2. VHDL 多周期CPU设计。基于Quartus II平台-VHDL design of multi-cycle CPU. Quartus II-based platforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:22.75mb
    • 提供者:逆天之刃
  1. turbo

    2下载:
  2. turbo的VHDL代码 比较好啊 易后大家多多交流啊-Comparison of the VHDL code for turbo Well you lot of the easy exchange of ah
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:149.8kb
    • 提供者:秋晨
  1. CJQ-V1.0-fpga

    2下载:
  2. 主要实现采集电网信号的功能,源码包括控制AD7606进行AD转换,其次实现FT3数据的传输,包括转为曼彻斯特编码-Collecting grid signal to achieve the main function, including control of AD7606 source for AD conversion, followed by the realization of FT3 data transmission, including to Manchester encoding
  3. 所属分类:VHDL编程

    • 发布日期:2014-04-01
    • 文件大小:2.08mb
    • 提供者:李俊
  1. FIFO

    2下载:
  2. 用verilog实现异步FIFO,代码中有两个模块,使用时注意顶层模块和底层模块,用quartus2即可打开直接使用。-Verilog using Asynchronous FIFO, the code has two modules, when the attention of top-level module and the bottom module, with direct access to open quartus2.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-04
    • 文件大小:2.3kb
    • 提供者:杨帆
  1. CRC_32

    2下载:
  2. 用verilog语言实现的的的32位CRC生成与检验的代码-The 32bits CRC using hardware describe language of verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.4kb
    • 提供者:朱猪
  1. LCD12864

    2下载:
  2. FPGA 12864液晶显示屏 汉字显示实例教程-FPGA 12864 LCD Chinese display examples tutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-03-26
    • 文件大小:664.17kb
    • 提供者:苏有路
  1. mul(FLP)

    2下载:
  2. 一个32位元的浮点数乘法器,可将两IEEE 754格式的值进行相乘-A 32-bit floating-point multipliers, can be two format IEEE 754 values multiplied
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.72kb
    • 提供者:TTJ
  1. ILX509_7064

    2下载:
  2. 本文件是用CPLD(EPM7064)驱动线阵CCD(ILX509),其中包括原理图和程序-This document is a CPLD (EPM7064) driver line array CCD (ILX509), including schematics and procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-06
    • 文件大小:239.87kb
    • 提供者:wagjur
  1. EP1C3_12_5_RSV

    2下载:
  2. 基于FPGA的数字存储示波器,用VHDL实现的,压缩包里是Quartus工程。AD采样送进FPGA,存入SRAM后用DA在普通示波器上可以显示。-FPGA-based digital storage oscilloscope, using VHDL achieved compression is Quartus project bag. AD sample into FPGA, after SRAM into DA in ordinary oscilloscope can display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:59.75kb
    • 提供者:deadtomb
  1. sram_060803

    2下载:
  2. SRAM的读写代码,对SRAM进行了乒乓操作,用VHDL语言进行设计,很有参考价值,甚至可以直接复制代码来进行自己的设计-SRAM read and write code, ping-pong operation carried out on the SRAM, using VHDL language design, of great reference value, or even directly copy the code to carry out their own designs
  3. 所属分类:VHDL编程

    • 发布日期:2012-11-05
    • 文件大小:193.77kb
    • 提供者:hongliang
  1. OK-fifotest-important_low_to_high

    2下载:
  2. 高速到低速的FIFO乒乓操作,已经测试通过-Achieve the pingpang operation of FIFO
  3. 所属分类:VHDL编程

    • 发布日期:2012-11-05
    • 文件大小:1.21mb
    • 提供者:涂亮
  1. Encoder_SSI_Veryilog

    2下载:
  2. 本文详细描述了SSI协议的通讯格式、原理及应用电路,并采用verilog语言实现了SSI通讯协议.设计实用电路并实现了与绝对值编码器的通讯-SSI protocol described in detail the communication format, principle and application circuit, and use verilog language of the SSI protocol. Practical circuit design and implementat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:201.24kb
    • 提供者:张清平
« 1 2 ... .39 .40 .41 .42 .43 33344.45 .46 .47 .48 .49 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭