CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .91 .92 .93 .94 .95 30896.97 .98 .99 .00 .01 ... 33646 »
  1. ztj

    0下载:
  2. max+plusII下的使用列举类型的状态机-max plusII use of the listed types of state machine.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.4kb
    • 提供者:李清
  1. VGA_Controller

    0下载:
  2. 在AlTEA的DE2平台上用VerilogHDL实现的VGA控制模块-AlTEA in the DE2 platform with VerilogHDL achieve VGA Control Module
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1.4kb
    • 提供者:luoxi
  1. dianlu

    0下载:
  2. 一个非线性电路分析利用MATLAB编程,使用数值算法进行仿真和分析的例子,
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:1.4kb
    • 提供者:张子林
  1. lcd

    0下载:
  2. source code for ds1307 interfaced to 89c61x2 keil uvision
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-31
    • 文件大小:1.4kb
    • 提供者:manio
  1. Full_adder

    0下载:
  2. 全加器的VHDL逻辑编程,外加两个全功能,这个过程有些简单,但可能有一些初学者的帮助。-Full adder VHDL logic programming, plus two full-function, this process some simple, but there may be some beginners help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.4kb
    • 提供者:孔凯敏
  1. ChkRpm

    0下载:
  2. Motor RPM checking source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.4kb
    • 提供者:micom76
  1. sumador_divisor

    0下载:
  2. suma dos señ ales y las divide entre 2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.4kb
    • 提供者:ashhh
  1. Clock-DS1302LCD

    0下载:
  2. 该文件实现用DS1302来实现日历和时钟功能,液晶1602上显示出来。-The file with the DS1302 to the calendar and clock functions, displayed on the LCD 1602.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-06
    • 文件大小:1.4kb
    • 提供者:李艳丽
  1. trivium

    1下载:
  2. trivium密码算法的 verilog 实现 测试正确-trivium password algorithm verilog test correct
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-16
    • 文件大小:1.4kb
    • 提供者:wills
  1. DBounce

    0下载:
  2. Using mechanical switches for a user interface is a ubiquitous practice. However, when these switches are actuated, the contacts often rebound, or bounce, off one another before settling into a stable state. Several methods exist to deal with this te
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.4kb
    • 提供者:mihu
  1. mux

    0下载:
  2. 使用VERILOG實現多工器之設計,並附上tb供測試-VERILOG realized using multiplexer design, along with tb for testing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.4kb
    • 提供者:opgp
  1. Ti旋变软件解码

    1下载:
  2. Ti旋变软件解码,原网站源码,现在下载不到了
  3. 所属分类:DSP编程

« 1 2 ... .91 .92 .93 .94 .95 30896.97 .98 .99 .00 .01 ... 33646 »
搜珍网 www.dssz.com