资源列表
DS1302
- DS1302 万年历 驱动程序，由89S52作为主控芯片。
zc
- 数控电源代码，如何用C语言实现按键电源的发生-shu kong dian yuan dai ma
rtc
- rtc驱动的修改方法,主要用在ARM+LINUX平台下-LCD driver, this is the LCD screen driver, mainly used in the ARM+ LINUX platform
ds18b20a
- 18B20温度传感器，可设置上下限报警程序，验证通过-18B20 temperature sensor, the alarm can be set lower limits on the procedure to verify through
ac
- 加速度计源码，基于IIC；加速度计源码，基于SPI-Accelerometer source
shiyi
- 单片机课程实验，微机接口实验程序源码 包括8088等芯片
VGA
- Verilog代码可移植到FPGA上，利用VGA显示图像，适合初学者使用。-Verilog code can be ported to FPGA, using VGA display images, suitable for beginners.
i2c
- I2C-Routines for at89C5131
lesson3-2
- 用一根导线连接在P3.2和GND之间，使P3.2为低电平。那么进入中断 既是第一个二极管闪一下 ，进而 程序继续进行 它与电平触发不一样。 总结： 若采用电平触发方式，外部中断申请触发器的状态随着CPU在每个机器周期采样到的外部 中断输入线的电平变化而变化，这能提高CPU对外部中断中断请求的响应速度。当 外部中断源设定为电平触发方式时，在中断服务程序返回之前，外部中断请求 输入必须是无效的（既变为高电平）否则CPU返回主程序之后会再次响应中断。（也即是主程序不在执行）
spi_test
- FPGA的spi程序，可完全模拟出spi核，而且通用性好，无BUG-Spi procedures of the FPGA can be completely simulated the spi nuclear, and versatility, no BUG
5-17
- 用verilog实现一个基于流水线结构的正、余弦信号发生器-Based on Pipeline Structure verilog to achieve a sine and cosine signal generator
IIC
- verilog编写，京微雅格出品IIC 控制器-IIC controller，writed by YiJingjing