CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .74 .75 .76 .77 .78 33179.80 .81 .82 .83 .84 ... 33646 »
  1. jianpan

    0下载:
  2. 此文件为给予HT46F49E单片机的4*4键盘扫描程序-In order to give the file HT46F49E SCM 4* 4 keypad scanner
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-04
    • 文件大小:693byte
    • 提供者:yzl
  1. spiwritereadinC

    0下载:
  2. spi write and read in c language
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-08
    • 文件大小:693byte
    • 提供者:ali
  1. spi

    0下载:
  2. 基于CPLD的用SPI控制pwm的源码,用VHDL编写,已经测试,可以直接使用
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:692byte
    • 提供者:DRzhou
  1. fir

    0下载:
  2. FIR滤波器,使用Verilog硬件描述语言进行编程-FIR filter, using the Verilog hardware descr iption language programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:692byte
    • 提供者:zhaoyf
  1. vhdl

    0下载:
  2. 十六路彩灯控制系统,毕业设计相同题目的兄弟姐妹们可以参考一下-Sixteen path lights control system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:692byte
    • 提供者:夏天宇
  1. count_zj

    1下载:
  2. 基于FPGA的数字锁相环中环路滤波器的设计-FPGA digital PLL loop filter design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:692byte
    • 提供者:龙飞
  1. full_adder

    0下载:
  2. 全加法器,全加器描述,由两个半加器连接而成-full adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:692byte
    • 提供者:liuchuan
  1. scratch_to_arduino

    0下载:
  2. 本代码主要实现arduino板子跟asratch软件进行通讯。scratch软件里打开传感器监视窗口,可以看到里面有8个传感器都被检测到。由于外部真是传感器需要接到arduino上面,所以本代码里去掉了传感器的真实代码,方便大家可以接各类传感器。-Code mainly realize the arduino board told asratch software to communicate. scratch software open sensor monitors window, you
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-23
    • 文件大小:692byte
    • 提供者:陈海平
  1. mcp3203 use 18f452

    0下载:
  2. mcp3203 use 18f452 config register
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2015-11-07
    • 文件大小:692byte
    • 提供者:j2hia@ahk.jp
  1. reset_syn

    0下载:
  2. 复位信号的处理,实现“异步清零,同步释放”的功能。-Reset signal processing, " asynchronous clear, synchronous release" function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:692byte
    • 提供者:小白
  1. plano

    0下载:
  2. 电子琴,手动弹奏模块,可发低八度,中八度,和高八度-Flower, hand playing modules can be made low octave, the octave and octave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:692byte
    • 提供者:刘小辉
  1. test_verilog---Copie

    0下载:
  2. a verilog-ams code for a p-a verilog-ams code for a pll
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:692byte
    • 提供者:oussama
« 1 2 ... .74 .75 .76 .77 .78 33179.80 .81 .82 .83 .84 ... 33646 »
搜珍网 www.dssz.com