CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .01 .02 .03 .04 .05 33606.07 .08 .09 .10 .11 ... 33646 »
  1. LEDDSQ

    0下载:
  2. 这是针对单片机利用定时器通过延长定时方法实现灯的闪烁的汇编程序-This is for single-chip timers by extending the use of regular methods of flashing lights assembler
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:529byte
    • 提供者:徐礼静
  1. speaker.C

    0下载:
  2. 基于51的警车鸣笛声-speaker
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:529byte
    • 提供者:xiaoliang
  1. liushuideng

    0下载:
  2. 独立键盘控制流水灯。短击加一,长击快加。-Duli jianpan kongzhi liushuideng.Duanji jiayi,changjikuaijia.
  3. 所属分类:SCM

    • 发布日期:2017-03-26
    • 文件大小:529byte
    • 提供者:Enoch
  1. add

    0下载:
  2. 点亮并关闭发光二极管,点亮并关闭发光二极管-open light
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:529byte
    • 提供者:吴晗
  1. DCMOTERCONTROL

    0下载:
  2. 5V直流电机调速控制 实现三档调速 正反转 H桥驱动 模拟PWM波控制 -5V DC motor speed control to achieve third gear speed reversing H bridge driver controlled analog PWM wave
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-03
    • 文件大小:529byte
    • 提供者:cuianwei
  1. Anne

    0下载:
  2. write "AnnE" with 7 segment display using vhdl code at spartan 3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:528byte
    • 提供者:fatih
  1. ram_dual

    0下载:
  2. Design of a DRAM of any bit
  3. 所属分类:VHDL-FPGA-Verilog

  1. MSP430_AD

    0下载:
  2. 关于MSP430针对内部单路AD采集程序,已调试成功,请放心使用-About MSP430 single AD for internal collection procedures have been successful debugging, please rest assured to use
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:528byte
    • 提供者:宋天东
  1. mux3_case

    0下载:
  2. implementation of multiplexer using case statements in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:528byte
    • 提供者:kashif ali
  1. Strawberry

    0下载:
  2. arduino制作草莓钢琴代码,可直接烧写单片机-arduino Strawberry piano
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:528byte
    • 提供者:qianhua929
  1. coder_8_3

    0下载:
  2. 8 - 3 线 优 先 编 码 器 。高电平有效,高位到低位置位。高位优先级高于低位-8 3 line priority encoder. Active high, high to low bit. High priority than low
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:528byte
    • 提供者:赵鹏
  1. interpolate4

    0下载:
  2. 调制信号后4倍内插的verilog代码,用于基带成型滤波器输入数据-4 times after modulation signal interpolation verilog code, used to baseband shaping filter input data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:528byte
    • 提供者:右下角
« 1 2 ... .01 .02 .03 .04 .05 33606.07 .08 .09 .10 .11 ... 33646 »
搜珍网 www.dssz.com