CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .99 .00 .01 .02 .03 33604.05 .06 .07 .08 .09 ... 33645 »
  1. logic

    0下载:
  2. Verilog descr iption for cell logic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:529
    • 提供者:nani
  1. adder16_2

    0下载:
  2. 两个16位的二进制数相加,分别是高位和高位相加,低位和低位相加。-Two 16-bit binary numbers together, were added to high and high, low and low sum.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:529
    • 提供者:陈华
  1. fsk

    0下载:
  2. 用Verilog语言在FPGA上实现FFT算法-With Verilog language FPGA to realize FFT algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:529
    • 提供者:lili
  1. Text4

    0下载:
  2. P1口做输入口,接八个拨码开关,以P0口做输出口,接八只发光二极管,(1)编写程序使发光二极管循环点亮。(2)读取开关状态,在二极管上显示出来。 1、根据要求设计接口电路的接线。 2、编写程序使发光二极管循环点亮,时间变化间隔0.5秒 3、编写程序读取开关状态,在二极管上显示出来。 - #include <reg51.h> #define LED P1 //宏定义,使用LED代替P1口(相当于LED=P1) #define ucha
  3. 所属分类:SCM

    • 发布日期:2017-03-27
    • 文件大小:529
    • 提供者:mayue
  1. liushuiseng

    0下载:
  2. 基于51单片机流水灯从上到下流再由下到上流最后闪五次-Based on 51 single-chip light water flows from top to bottom and then from five down to the high end flash
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:529
    • 提供者:张志其
  1. daima

    0下载:
  2. MCS-51控制数码管显示代码,能够动态显示数字,这里只是举例,数字可以自己修改。-MCS-51 control the digital display code.Be able to display figures, there is only an example,you can change the figures.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-02
    • 文件大小:529
    • 提供者:冯瑜妲
  1. TimerTest

    0下载:
  2. 一个简单的定时器。定时执行打印信息。每隔5秒钟打印一次。-A simple timer. Regular print information. Every 5 seconds to print.
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:529
    • 提供者:勇者归来
  1. lesson_8

    0下载:
  2. 在51单片机中用1602液晶显示屏显示一些数据,如日期名字等-In MCS-51 using 1602 LCD screen to display some data, such as the date of the name
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:529
    • 提供者:yizhenzhang
  1. Text1

    0下载:
  2. PWM控制,运用软件延时,控制占空比大小,可以运用到控制舵机上,也可控制直流电机-PWM control, the use of software delay, control the duty cycle size, can be applied to control the steering, but also can control the DC motor
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:529
    • 提供者:洪先生
  1. binary2bcd

    0下载:
  2. binary to bcd code converter design using verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:529
    • 提供者:Vadivelan A
  1. Stepper-motor-speed

    0下载:
  2. 步进电机控制模块主要包括步进电机调速控制,该模块实现步进电机可由外置拨码开关来控制电机转速。-Stepper motor control module comprises a stepper motor speed control, the stepper motor module by external DIP switches to control the motor spe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:529
    • 提供者:zyz
  1. code

    0下载:
  2. 设计89C2051来实现定时自动断电重启功能。-reset auto
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:529
    • 提供者:ytldm
« 1 2 ... .99 .00 .01 .02 .03 33604.05 .06 .07 .08 .09 ... 33645 »
搜珍网 www.dssz.com