资源列表
six_smg2
- 六个数码码动态扫描接口程序，用VERILOG语言编写的
Audio_DAC_FIFO
- altera的ip核，在sopcbuilder中添加后，在niosII IDE中可以用一条语句实现，音频解码的输出。
FusionStarterKit_Board_DesignFiles
- 这是ACTEL的FPGA完整开发文挡 含测试源码！（不可分割）
PA3_StarterKit_FPGA_DF
- ACTEL A3P StartKit FPGA开发全套文挡（含测试源码）
usb_xilinx_vhdl
- usb源码_xilinx_vhdl 这是Xilinx FPGA上的usb源码（VHDL)
VHDL-vga_core(vhdl)
- VHDL-vga_core(vhdl).rar FPGA上实现 VGA的IP（VHDL）
PS2-IP-CORE-VHDL
- 一个PS2 IP CORE(VHDL) for FPGA
pulse
- 利用分频可以产生一系列脉冲，根据输入脉冲的不同决定你得到的一系列脉冲频率
crc_verilog_xilinx
- crc校验，非常好用，是从Xilinx的IP演化来的
clock_module
- 实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下
100examples
- 一些简单的VHDL实例，主要是介绍一些基本逻辑们及一些组合、时序电路的例子，供大家参考
ROOTS
- 适用于FPGA的SOPC方面的程序开发方面，可以用于添加COMPENENT