CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .33 .34 .35 .36 .37 138.39 .40 .41 .42 .43 ... 4323 »

  1. eetop.cn_i2c_slave

    0下载：
  2. verilog 编写的i2c代码，很好，很清晰(i2c coding wrote by verilog)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：290kb
    • 提供者：jackey527

  1. eetop.cn_GPIO

    0下载：
  2. 通用的GPIO coding，Verilog编码(GPIO coding wrote by Verilog)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：9kb
    • 提供者：jackey527

  1. spi

    0下载：
  2. 用于SPI串口和并口以及并口和串口的转换(Serial and parallel conversion)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：83kb
    • 提供者：啦啦灬

  1. FPGA_SPI_test_

    0下载：
  2. fpga和STM32通信，验证后好用！！！！(Communication between FPGA and STM32)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：4.02mb
    • 提供者：Strawberry_

  1. para_norflash_altera_test

    0下载：
  2. 并行NORFLASH的verilog的quartusII工程，编译没问题，内含FIFO16*16(Parallel NORFLASH Verilog quartusII engineering, compile no problem, containing FIFO16*16)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：6.72mb
    • 提供者：张超

  1. clock_shiyan

    0下载：
  2. 数电课程设计，数字时钟，基于Quartus II设计(Digital electric course design, digital clock)

  3. 所属分类：VHDL/FPGA/Verilog

  1. parallel_norflash_test

    0下载：
  2. ISE工程，并行nor flash的读、写、擦出，其中有个调用FIFO16-16的IP核，已经在工程中(ISE engineering, parallel nor FLASH read, write, erase, where there is a call FIFO16-16 IP core, has been in the project)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：1.07mb
    • 提供者：张超

  1. traffic2

    0下载：
  2. 数电课程设计，交通灯，基于Quartus II编写(Digital electric course design, traffic lights)

  3. 所属分类：VHDL/FPGA/Verilog

  1. SPI_AD7606

    0下载：
  2. AD7606 SPI驱动，已实际验证，采集时间可控(AD7606 SPI driver, has been verified, the acquisition time controllable)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：2kb
    • 提供者：time03

  1. 状态机_5110

    0下载：
  2. 基于basys2开发板的5110图片显示程序(5110 picture display program based on basys2 development board)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：403kb
    • 提供者：ykj

  1. SinePointInt

    0下载：
  2. 后备式逆变器，逆变控制模块，飞思卡尔HCS08平台，汇编语言；(Backup inverter, inverter control module, Freescale Carle HCS08 platform, assembly language;)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：5kb
    • 提供者：tp252

  1. USB3_slavefifo

    0下载：
  2. 支持自复位，板上测试通过。修改mode的取值可切换工作模式。(Support self reset. test passed.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-05
    • 文件大小：3.9mb
    • 提供者：ironghua
« 1 2 ... .33 .34 .35 .36 .37 138.39 .40 .41 .42 .43 ... 4323 »
搜珍网 www.dssz.com