资源列表
DCT_1D
- 一维DCT变换的verilog源码，可用于JPEG算法优化的参考。程序中用到的算法称为“扭卷积”，可参考相关IEEE paper
(Modelsim)simulation
- 这是关于VHDL编程仿真的东西,大家感兴趣的话可以下载.原文并不是这个名字,里边有三个文件.
Mentor(Modelsim)
- 原言语名字是MODELSIM百问.是一些常见的使用过程中出现的问题.希望对大家有用处.谢谢.
vspi
- verilog VSIP core,用verilog语言编写，希望对各位朋友有所帮助！
fft_structure
- FFT 设计的流程图，煮于使用C或者VHDL实现
200710122171387979
- 此源码为线性相位滤波的vhdl源码和设计心得体会，理论分析和工程实践总结相结合，有很大的参考价值
Modelsim
- 一个做FPGA时经常使用到的一个软件的介绍。
fd
- 这是一个键盘防抖动的C程序。该防抖动程序采用计数器型，简单，稳定，省资源。
verilog
- verilog设计练习进阶,针对的读者是 verilog hdl的初学者。
traffic
- 完整的VerilogHDL交通灯例程，已通过硬件仿真。
clock
- 完整的VerilogHDL时钟例程，已通过硬件仿真。
serial
- VerilogHDL例程，实现和PC机进行基本的串口通信。