CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .59 .60 .61 .62 .63 164.65 .66 .67 .68 .69 ... 4323 »
  1. encode

    0下载:
  2. Quartus下的RS(5,3)编码器的源程序,用Verilog语言编写。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.95kb
    • 提供者:桃子
  1. ExpandDataBit

    0下载:
  2. Quartus下的数据扩展工程,可以直接运行查看波形
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:128.91kb
    • 提供者:桃子
  1. GRAYcode

    1下载:
  2. 二进制码转换为格雷码,整个工程包括了波形文件,在Quartus上的可以直接进行仿真。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:28.9kb
    • 提供者:桃子
  1. jkchu

    0下载:
  2. jk触发器,自己尝试编辑的,用状态机实现,可以
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:80.13kb
    • 提供者:谢小川
  1. fenpin

    0下载:
  2. 分频器,自己尝试编辑的,20和40分频,可以
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:90.99kb
    • 提供者:谢小川
  1. quanjia

    0下载:
  2. 全加器,使用宏功能模块,并附有波形仿真图
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:90.56kb
    • 提供者:谢小川
  1. zhuangtai

    0下载:
  2. 状态机的典型饮用,可供学习模仿之用,四个状态,简单易学
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:98.38kb
    • 提供者:谢小川
  1. pcm1804_i2s_data_adjust2

    1下载:
  2. 用于pcm1804调整I2S的数据,使I2S的音频同步并且在FIFO中不溢出。能够自动判断FIFO --中的状态,通过调整从FIFO中输出的数据的个数来使FIFO既不上溢也不下溢。 -- 为了达到更高的精度要求,可以通过加大采样时钟clk的频率。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.61kb
    • 提供者:WQL
  1. amba_verilog

    2下载:
  2. IC设计相关,arm内的AMBA桥实现的源码,verilog语言实现,
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:17.88kb
    • 提供者:伊路发
  1. viterbi

    0下载:
  2. 介绍了viterbi译码器的编解码器的设计,包括decoder.v,encoder.v.control.v,ram.v等,压缩 包里面有pdf说明
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:61.46kb
    • 提供者:yaoyongshi
  1. CIC

    1下载:
  2. 介绍了积分梳状滤波器(CIC)设计,压缩包里面有程序的流程图,采用verilogHDL编写,在modelsim上可以实现仿真结果,非常不错
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:150.63kb
    • 提供者:yaoyongshi
  1. CORDIC

    0下载:
  2. 介绍了CORDIC数字计算机的设计,采用的是verilogHDL,在modelsim上可以实现仿真验证,压缩包中包含CORDIC的工作结构图,比较详细
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:138.33kb
    • 提供者:yaoyongshi
« 1 2 ... .59 .60 .61 .62 .63 164.65 .66 .67 .68 .69 ... 4323 »
搜珍网 www.dssz.com