资源列表
altera_avalon_checksum
- altera的avalon总线校验代码,是进行sopc开发的参考
ml505_pcie_x1_plus
- Xilinx 公司PCI Express IP核应用参考设计。通过这个样例，用户可以掌握PCI Express应用设计的一般方法，了解PCI Express的工作原理。
mimasuo2
- VHDL的课程设计，密码锁，去年我们课程设计我的程序，很好的程序，请验收。可以做VHDL课程设计用 去年我的开发环境是 max.pulls2
dj052
- VerilogHDL设计的具有传感器探测主、支路车流量以控制灯延时的交通灯
cnt6
- 基于vhdl的6进制计数器模块，实现0-5计数
cnt10
- 基于vhdl的10进制计数器模块，实现0-9计数
dds_8bit
- rom地址宽度8位，256个正弦波数据。频率控制字可以步进，具有清零功能。
dianzi_vhdl
- 高等电子技术的EDA部分，内部还有一个dds的vhdl代码，我参考该代码，实现了10位和8位的dds，在EPF10K10TC144-4芯片验证通过。
gwdvpb
- 利用等精度测量原理，通过FPGA运用VHDL编程设计一个数字式频率计 设计具有较高的实用性和可靠性
CEU
- 信道估计Verilog编程，本程序开发环境为Xilinx ISE7.1
trafficwsdklk
- １．设计目的 （１）设计交通灯控制器； （２）学习状态机的设计方法； （３）学习原理图、状态机等多种的设计方法进行混合设计； （４）熟练掌握器件设计输入、编译、仿真和编程的过程。 ２．设计内容 位于十字路口的交通灯，在A方向和B方向各有红、黄、绿三盏灯，按所列顺序进行循环，交通灯循环顺序见表1所示。其中1表示灯亮，0表示灯灭。
sdram_inf
- sdram操作的vhdl源代码，对自己编写SDRAM核有很好的参考意义