资源列表
STATE4
- VHDL源代码，使用VHDL语言编写，米勒型状态机
STATE5
- VHDL源代码程序，使用VHDL语言编写，米勒，莫尔型状态机
FIFO
- VHDL源代码程序，使用VHDL语言编写，一个FIFO的代码实现工程
vhdlddfs
- 用VHDL设计直接数字频率合成器
color_converter.tar
- 此代码实现不同图像颜色制式之间的相互转换，如XYZ<->RGB, 不同标准的RGB<->RGB 以及RGB<->YCbCr之间的转换，包内含有matlab仿真代码m文件、VHDL代码.v文件以及modelsim仿真的testbench文件，相信对大家有一定的帮助
mmcfpgaconfig.tar
- 基于FPGA的MMC卡实现，内部包含了C++仿真调试代码以及FPGA的实现代码，建立工程后可以之间编译调试
Random_Number_generator
- 此代码用于产生系统设计仿真阶段需要的仿真数据，运行的结果是一系列随机数。编译后可生成数据产生模块，在其他工程中之间调用之作为数据输入即可，对vhdl涉及仿真有一定的帮助
can_parts
- 实现CAN控制器的VHDL源码,与大家分享.
SignalTapII7.2_LAB
- a一的个非常经典的演示说明,其中有状态机的表述
divider
- 基于srt-2算法，利用verilog实现16位定点无符号数除法器（除数、被除数均由16位整数和16位小数组成，商由32位整数和16位小数构成，余数由32位小数组成）
verilog_UART
- This Verilog HDL descr iption implements a UART Version 1.1 : Original Creation 2.1 : added comments
AdvancedFPGADesign
- 国外最新出版的高级VHDL设计指南，内容新，对从事VHDL设计的人员很有帮助，：）。