资源列表
1
- 高效结构的多输入浮点乘法器在FPGA上的实现
time_run
- verilog描述 年月日，小时分秒的显示，2000~2099年的万历年循环 用set控制，设置状态，按一下改变一个设置，正常显示时，按set进入小时设置，依次是分钟，年，月，天（天设置带懂周变换） 在设置状态，按一下ADJ，加一下，按cf就减1，同步修改显示；设置状态下，按mode键或是60秒无按键，推出设置状态，返回正常显示 正常显示是，按ADJ，进行24，12小时显示切换，带AM_PM显示
minusself23to0
- verilog描述 23：59：59-00：00：00自减计时器 按set键，进入设置，依次是反向计时，小时，分钟，秒设置，然后有进入反向计时， 在方向计时状态，按timmer键，进入计时，在计时状态，按timmer可以暂停和计时切换， 暂停状态，按ADJ,直接清零，设置状态按timmer键或是60秒无外部输入信号，退出设置状态
fsk
- 采用vhdl实现fsk调制信号，输入信号可以采用随机码。
LCD_TEST
- LCD_test.用来测试LCD的显示。已经用在DE2开发办上了，可以用
led
- VERILOG实现LED的控制，实现动态刷新显示210。控制LED显示的模板程序
seg7_1a
- 输入一个四位二进制数，使用拨码开关表示，使发光二极管显示这四位二进制数。
my_lift
- 电梯控制，包括楼层按键相应，显示上下状态。
vga
- 一个VHDL产生的VGA彩条信号程序，希望可以对你有帮助！
v1
- 交流电压表相应的VHDL代码，帮助大家打开一下思路
1024FFT
- 1024点FFT快速傅立叶变换 VHDL语言实现
HARDWARE-DESIGN-AND-IMPLEMENTATION-ISSUES-ON-A-FPG
- 这篇论文的中文名字是：基于FPGA的智能摄像机的设计和实现。对于将要开发智能摄像的工程师来说，这篇论文将提供很大的帮助。