资源列表
16bitadder
- 16位快速加法器verilong实现，很值得一看~
DDSverilogsource
- DDS的VERILOG原代码，请大家多支持
DM9000A_IPcose
- 如题：dm9000aＩＰ核，经过验证，可用
sine
- Verilog编程，利用FPGA实现两路正弦波的信号输出，也可以扩展成六路正弦输出
DDS-320-modu
- 在采用 320x240 屏的设计实验箱上运行，产生正弦波，调幅调频波形，扫频。
watchgai
- 利用FPGA的V4开发板制作的电子表，采用VHDL语言编写
8255_IO_vhdl
- VHDL语言设计 8255并行I/O接口芯片
adc0809
- ADC0809的驱动程序，经实验正确可靠，实用
UART
- 输入时钟20M，波特率为9600，实现串口收发功能，通过修改内部分频系数可实现其它波特率的收发
ADC1
- 用FPGA实现的ADC采样器，用VHDL编写，8个模拟信号通道地址,8位数据输出
sample8
- 运行在FPGA上的Verilog程序，实现对ADC的控制。在控制模块提供的时钟及控制信号下工作，完成模拟信号的量化和编码。
adder
- 此程序为用VERLOG HDL编写的一个完整的3位加法器。