资源列表
RS232
- quatus II 环境下vhdl实现RS232功能
50vvoltmeter
- 通过外部的键盘可以对系统进行复位控制和显示档位选择，不同的档位选择不同的输入电压范围（0~5、5~50）。 （1）控制部分：采用FPGA为控制核心 （2）AD转换部分：采用逐次逼近（比较）型AD转换器ADC0809； （3）显示部分：采用液晶LCD显示
csma030390
- 模拟Ethernet帧发送过程，使读者熟悉Ethernet帧的数据发送流程
seg7_1
- 用VHDL描述一个让6个数码管同时显示的控制器，同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上，输入时钟调节频率，使得能够观察到稳定显示的6个数字。可异步复位
zmd_1
- 用VHDL描述一个由8个发光二极管组成的走马灯。有系统复位。单点移动模式：一个点在8个发光二极管上来回的亮。幕布式：从中间两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次往复。采用拨码开关转换显示模式。
zmd_1
- 用VHDL描述一个由8个发光二极管组成的走马灯。有系统复位。单点移动模式：一个点在8个发光二极管上来回的亮。幕布式：从中间两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次往复。采用采用一个按键转换显示模式。
vhdl
- 数字式相位测量仪，基于FPGA的数字相位测量仪的制作
DPLL_verilog
- 一阶全数字锁相环VERLOGIC程序代码，调试通过。
DIGTAL_FIR
- 环路滤波器的设计，基于FPGA的锁相环应用。
100_vhdl_example
- 本书介绍了100个适用的VHDL源程序，并有仿真附图。
eecadd_8
- 此程序用VHDL语言编写，在四位加法器基础上完成8位二进制加法，输出是BCD码
add_32_bcd
- 此程序采用VHDL语言，完成在32位十六进制加法器的基础上将输出进行BCD码转换，实现输出是BCD码的32位二进制加法器