资源列表
msmg
- 米字型数码管的编码方法。自动循环显示至少四个以上单词。
bitslip_ctrl
- 该代码用于实现串行数据的位移，至少实现一位以上的位移
combine_module
- 本代码根据包头、包尾指示，将两路数据合路调度成一路输出
create_200m
- 本代码用于产生FPGA内部的一个200Mhz的时钟，使得内部信号在此时钟下同步工作
timespace_insert
- 本代码用于在两个数据报文之间插入一个周期的时钟间隔，使得后续的处理不会将报文头部丢弃
infrared_receive
- 接收解码用VHDL语言编写程序，在EDA实验板上实现解码，要求具有以下功能： （a）将一体化红外接收解调器的输出信号解码（12个单击键、6个连续键，单击键编号为7－18，连续键编码为1－6），在EDA实验板上用七段数码管显示出来； （b）当按下遥控器1—6号连续键时，在EDA实验板上用发光二极管点亮作为连续键按下的指示，要求遥控器上连续键接下时指示灯点亮，直到松开按键时才熄灭，用于区别单击键。 （c）EDA实验板上设置四个按键，其功能等同于遥控器上的1—4号按键，当按下此四个按键时七
Verilog_ASystem(ADS2006A)
- Using Verilog-A in Advanced Design System，英文版的关于Verilog_A的相关介绍。
cpu
- 实现了CPU的基本功能，含加减乘除等运算的实现，VHDL版
DE2_TV
- DE2开发板电视接收机源码verilog
frq
- 这是我课程设计做的数字频率计的设计，不知道会不会太简单或者重复了。
maxmin
- 一个自己编写的这次2008北京市电子竞赛VHDL源程序
ps2core
- 一个ps2键盘鼠标的Host Controller。实现接收键盘及鼠标发送的数据的要求。基于FPGA。