资源列表
用FPGA实现DDS信号发生及用MODELSIM仿真
- 该工程是用verilog编写，FPGA内部产生ROM及ADD加法器。ROM中存正弦波信号。文件夹中还包含modelsim仿真。
spi
- 基于verilog 的SPI实现，方便移植
C8051F020驱动步进电机源代码
- C8051F020驱动步进电机源代码。在KEIL C51语言环境下编写，程序由主函数文件、电机驱动函数文件及头文件构成，可读性强，易于入门。
夏宇闻-Verilog经典教程
- 夏宇闻-Verilog经典教程
verilog乘法器设计
- verilog乘法器设计
VERILOG DDS 正弦输出
- Verilog 编写
Xilinx spartan 6 DDR 测试源代码
- Xilinx FPGA Spartan 6 上可运行的软核microblaze以及外设DDR, SPI,UART等测试代码
lms verilog
- lms veriog程序，不错的代码
CMMB中ldpc编码器的verilog代码
- CMMB中ldpc编码器的verilog代码 CMMB中的ldpc编码器采用H矩阵的做法进行 编码，通过对H矩阵的分解进行迭代进行 编码，比较复杂。此代码为发射端的源代码， 已经应用。
CAN--for-FPGA
- FPGA控制SJA1000实现CAN协议 适合深入学子FPGA的学生 很不错-FPGA control the SJA1000 CAN protocol for in-depth realization of the students are very good students FPGA
FPGA控制AD程序,ADC,DAC转换接口
- FPGA控制AD程序,ADC,DAC转换接口.rar 有限状态机控制AD采样.rar,FPGA control AD procedure
ispLEVER是LATTICE的CPLD、FPGA继承开发环境
- ispLEVER是LATTICE的CPLD、FPGA继承开发环境，ISPLEVER许可文件--ISPLEVER6.0-7.1的注册机,ispLEVER is LATTICE of CPLD, FPGA development environment succession, ISPLEVER license file- ISPLEVER6 .0-7.1 the Zhuceji