CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .22 .23 .24 .25 .26 227.28 .29 .30 .31 .32 ... 4323 »
  1. keeloq encoder

    1下载:
  2. this code is a keeloq encryption verilog code-keeloq encryption verilog code
  3. 所属分类:VHDL编程

    • 发布日期:2013-06-06
    • 文件大小:667byte
    • 提供者:kan
  1. GCD

    1下载:
  2. Verilog 最大公约数设计RTL级代码和芯片设计图-Verilog GCD Design and synthesis layout
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:215.21kb
    • 提供者:
  1. XAPP134_SDRAM_VHDL

    1下载:
  2. XAPP134 SDRAM VHDL design file
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-12
    • 文件大小:1.94mb
    • 提供者:jc
  1. XAPP134_SDRAM_Verilog

    1下载:
  2. Xilinx XAPP134 SDRAM Verilog
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-12
    • 文件大小:291.56kb
    • 提供者:jc
  1. taxi-money

    1下载:
  2. 使用verilog编写,实现出租车计价器得日常计费功能-Prepared using verilog achieve Taximeter daily accounting functions have
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.85mb
    • 提供者:陈凡
  1. ads7809

    1下载:
  2. ADS7809是Burr-Brown公司推出的高精度AD采集芯片。它采用5V单电源供电,内含16位 逐次逼近寄存器,采样精度高,功耗小。 用Verilog实现其配置-ADS7809 is a Burr-Brown Introduces High Precision AD capture chip. It uses a single 5V supply, with 16-bit successive approximation register, sampling and high pre
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:773byte
    • 提供者:dengxiaosong
  1. FPGA-basign

    1下载:
  2. 基于FPGA的医学超声成像数字波束合成器设计FPGA-based digital medical ultrasound imaging beamforming design-FPGA-based digital medical ultrasound imaging beamforming design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:669.23kb
    • 提供者:genius
  1. GAL16V8(fangzhen74LS138)

    1下载:
  2. GAL16V8(仿真74LS138),试验通过。包括able及jed文件。对pcb印板设计时,对简化走线特别有用。简单的修改GAL16V8程序,可灵活地进行地址译码修改。-GAL16V8 (simulation 74LS138), test passed. Including the able and jed file. Printed on the pcb board design, especially useful to simplify alignment. Simple modific
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:2.06kb
    • 提供者:肖飞
  1. top_module

    1下载:
  2. OFDM Gaurd Detector, Symbol length = 1024 & Gaurad Length = 256, and test bench written in verilog!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-02-08
    • 文件大小:3kb
    • 提供者:apourbakhsh
  1. nLint_Quick-Start

    1下载:
  2. nLint入门教程 包括如何设置nLint的规则 等各种-nLint Introduction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.32mb
    • 提供者:fastwind
  1. LIP2321CORE_generic_spram

    1下载:
  2. Generic SPRAM souce verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:129.89kb
    • 提供者:jc
  1. test

    1下载:
  2. xilinx ise6.3编译环境,verilog控制程序。实现对外部ad转换数据自动采集计算,并发送到DSP最后处理-xilinx ise6.3 build environment, verilog control procedures. To achieve automatic data acquisition external ad converter calculated and sent to final processing DSP
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-07
    • 文件大小:537.95kb
    • 提供者:张彬
« 1 2 ... .22 .23 .24 .25 .26 227.28 .29 .30 .31 .32 ... 4323 »
搜珍网 www.dssz.com