资源列表
dac
- DAC converter design with Verilog code and testbench
UpDnCnt
- universal count un iversal count
xilinx_1553_bus_analyzer_with_document
- xilinx reference design for 1553B BUS analyer using
pro019
- ChipScope使用示例 简介：本示例中使用了一个ChipScope IP，将BIT文件配置到FPGA中后，可以启动 ChipScope Pro Analyer 捕获FPGA中数据，并显示如图所示。
my_zbt_controller
- ZBT内存控制器.支持OPB总线。VHDL源码
ntsc_gen
- NTSC信号发生器VHDL源码。输出为BT656格式
ControlCell
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
InputCell
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
OutputCell
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
sfifo
- 该源码是已经通过综合编译，可以直接使用的源码，希望对大家有用。
LED
- 以两种结构编写的VHDL驱动LED 已通过调试
scrambler
- 通信系统中的加扰与解扰程序，用verilog语言实现，有波形文件可以直接查看功能