资源列表
cf_fp_mul
- 浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件
verilog_dianti
- 一组两个电梯的控制器，希望对初学Verilog硬件描述语言的人有帮助。
taxi-vhdl
- 出租车计费器 硬件描述语言 出租车计费器 MAX+PLUS软件 数字系统
dynamic_display
- 4 digital LED dynamic display的Verilog HDL源代码，它能动态的显示4位数，为FPGA 的DEBUG 提供便利，非常经典，简单易懂，并且经过了Modelsim/ISE/FPGA(XC3S250ETQ144)验证和实现，好的行为模型就应该大家分享。
jpeg_decode_code
- jpeg解码程序，经过验证可用。使用C编程。
ac97_verilog_sourcecode
- AC97芯片的verilog实现，有兴趣可以研究下。verilog是一种硬件开发语言，语法与c类似。与VHDL并列为IC开发两大编程语言
iir
- iir filter creat by altera
ver-fir-coefficient
- vhdl source,ver-fir-coefficient,simulink of fir with soft ware input
VerilogHDL
- VerilogHDL硬件描述语言(简单的Verilog HDL语法
VGAcontrol
- alter控制VGA输出VHDL源代码 使用方法： 1.拷贝到硬盘，用Quartus中新建工程，添加文件即可。
JIDAIMA
- 基带码发生器的VHDL源码及仿真程序用于通信系统中基带码的产生
H1wQqGvI
- 详细介绍了ALTERA器件的IP CORE以及如何使用SDR SDRAM CONTROL