资源列表
clock_VHDl
- 一个初学者写的时钟程序，VHDL语言，MAXPLUS环境。
aqusition
- 此程序用于视频采集过程中CPLD对时序的转换与组合代码，每两行采集一行，两列采集一列，减小数据量，同时能保证采集完整的一幅图像（输出OUT用于DSP或者单片机中断）
counter
- VHDL计数器的TestBench，适合初学者
uart_51
- 符合8051协议规范的UART的Verilog源代码.该压缩包是一个modelsim的工程.
keyboardScan
- PS2接口键盘扫描码截取电路，VHDL程序。该程序能够捕获PS2键盘按下的按键值，并将其扫描码转换成ASCII码。
8051vhdl
- 用vhdl语言编写的MCU8051模块，结构清晰，十分有用
cpu
- Verilog实现的CPU程序，简单应用哈
fir
- 滤波器的vhdl实现 滤波器的vhdl实现
led
- vhdl实现“PLD电子技术”（文字显示）
vhdl_crc
- 在quartus中用VHDL语言开发的crc校验
vhdlkey7279
- cpld，环境是quartusii中vhdl语言开发7279读写键盘程序
jsq60
- 使用MAX+PLUSII可以 运行，也可下到虚拟机上运行