资源列表
8stepSymmetryCoefficientFilter
- 8阶对称系数并行FIR滤波器(verilog)用作数字滤波，系数可调。根据实际截止频率决定。
CAM
- 用VHDL编写的程序，关于内容寻址寄存器。是最新的匹配技术，很具有发展前景
FIR
- 此文件包括FIR滤波器的设计对EDA的介绍，以及用VHDL语言实现FIR滤波器的FPGA实现
S6_VGA_change
- verilog源代码，quartusII工程。程序实现VGA时序。控制VGA显示器输出图形。在quartusII中客直接运行，
lcd
- 用FPGA来控制2*16LCD的程序，采用VHDL语言来编写，并且我把他转换为verilog语言，有意者请联系；
Electronwatch
- This a vhdl programme for realise an electron watch by max-plus II. The function includes time showing and time setting. It may be extended to other functions like alarming clock and so forth.
SystemOfTaxiFeeBasedOnVerilogHDL
- 摘 要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优 化，下载到EPF1OK10TC144—3芯片中，可应用于实际的出租车收费系统。 关键词：Verilog HDL；电子自动化设计；硬件描述语言；MAX+PLUSⅡ
oneperiod
- 将正弦波分割，数字化处理，即dds技术，为verilog做准备
fifo
- 使用Verilog语言编写，把FPGA配置成一个fifo
smj_etester
- 脉宽测试仪FPGA芯片的VHDL核心程序
uart_verilog
- 简化的串口通信，去掉了奇偶校验位，波特率为9600，测试通过，fpga型号为xinlinx vp20
ADC0809
- VerlogHDL 代码，对AD0809读取的数据显示译码，采取查找表的方式