资源列表
src
- 一个SDH中最基本传输模块STM-1的帧头检测器，verilog编程实现
fir
- 完成一个FIR数字滤波器的设计。要求： 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位，输出数据宽度为16位。 3、 滤波器的阶数为16阶，抽头系数分别为h[0]=h[15]=0000，h[1]=h[14]=0065，h[2]=h[13]=018F，h[3]=h[12]=035A，h[4]=h[11]=0579，h[5]=h[10]=078E，h[6]=h[9]=0935，h[7]=h[8]=0A1F。
LED
- 基于alteraCPLD芯片的VHDL点阵滚动显示源代码
BRAM2DRAM
- FPGA内嵌的BRAM资源很少，此代码为DRAM代码风格，可以极大程度上减少FPGA内嵌资源的消耗。txt文档中含源代码，直接粘成vhdl即可
Sintab_Altera
- 在利用Verilog在FPGA平台上输出正弦波，实现芯片为Cyclone II 484C8，有管脚分配
FFTBasedOnFPGALanguage
- 此程序用通过PFGA用VHDL语言实现了傅立叶变换，希望对大家有用
ad_7266_32_v1_00_a
- AD7266的Verilog驱动程序,已仿真通过,可直接在EDK下使用.
DivArrUns
- 用VHDL实现的除法器,非常好使,仿真通过了
c54x
- c54x的VeriLog程序代码 也是opencoreip
ARM_Core
- 这是一个基本的ARM7_Core 有基本功能 但不是太完善
AVR_Core
- 一个FPGA的AVR_Core 仅供测试~
Key7.1SP1(b178)
- Qutuas II v7.1的key_gen 对sp1无效 这就是个v7.1 sp1的key_gen