资源列表
bbb
- AVS运动补偿电路的VLSI设计与实现 提出了一种基于AVS标准的高效的运动补偿电路硬件结构，该设计采用了8 X 8块级流 水线操作，运动矢量归一化处理和插值滤波器组保证了流水线的高效运行以及硬件资源的最优 利用。采用Verilog语言完成了VLSI设计，并通过EDA软件给出仿真和综合结果。
yejing
- Xilinx CPLD源代码，使用XC9500系列CPLD,驱动液晶
VHDL142545767i9y79
- 一些例子程序需要的话可以下来看看新手推荐
code
- 设计一个可编程间隔定时器，完成8253的功能，实现以下几点要求： 1、 含有3个独立的16位计数器，能够进行3个16位的独立计数。 2、 每一种计数器具有六种工作模式。 3、 能进行二进制/十进制减法计数。 4、 可作定时器或计数器。
src
- 一个SDH中最基本传输模块STM-1的帧头检测器，verilog编程实现
fir
- 完成一个FIR数字滤波器的设计。要求： 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位，输出数据宽度为16位。 3、 滤波器的阶数为16阶，抽头系数分别为h[0]=h[15]=0000，h[1]=h[14]=0065，h[2]=h[13]=018F，h[3]=h[12]=035A，h[4]=h[11]=0579，h[5]=h[10]=078E，h[6]=h[9]=0935，h[7]=h[8]=0A1F。
LED
- 基于alteraCPLD芯片的VHDL点阵滚动显示源代码
BRAM2DRAM
- FPGA内嵌的BRAM资源很少，此代码为DRAM代码风格，可以极大程度上减少FPGA内嵌资源的消耗。txt文档中含源代码，直接粘成vhdl即可
Sintab_Altera
- 在利用Verilog在FPGA平台上输出正弦波，实现芯片为Cyclone II 484C8，有管脚分配
FFTBasedOnFPGALanguage
- 此程序用通过PFGA用VHDL语言实现了傅立叶变换，希望对大家有用
ad_7266_32_v1_00_a
- AD7266的Verilog驱动程序,已仿真通过,可直接在EDK下使用.
DivArrUns
- 用VHDL实现的除法器,非常好使,仿真通过了