CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .99 .00 .01 .02 .03 4204.05 .06 .07 .08 .09 ... 4323 »
  1. signal

    0下载:
  2. 简易频谱仪 256位 采用了直接数字频率合成技术(DDS)和计算机控制技术,选择美国Analog Devices公司的高度集成DDS芯片AD9851和AT89S52单片机作为控制器件,设计了一种基于DDS的程控信号发生器。用C语言进行了软件应用设计。实验结果表明,该信号发生器能较好地产生较高稳定度的激励信号,具有较高的实用价值。(Simple spectrum meter 256 bit)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:6.98mb
    • 提供者:luke28
  1. Module基础全集

    0下载:
  2. 如题,各种veirlog 基础代码大全,虽功能不及ip核,但却可以学习到很多(For example, all kinds of veirlog base code, though not as functional as IP core, can learn a lot)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:32kb
    • 提供者:halibote
  1. example_book

    0下载:
  2. 一些简单的FPGA verilog小程序,对FPGA入门者有所帮助(Some simple FPGA Verilog small program to help beginners FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:8mb
    • 提供者:coolor
  1. 拨码开关选择

    0下载:
  2. verilog 拨码开关选择 fpga设计(verilog dfdjfjfdklf kfndsvnm)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:293kb
    • 提供者:petpat
  1. 贪吃蛇

    0下载:
  2. 都是废话电视剧方法那就回家避难硐室不烦你(dshdjsdhdhfjdskfk nbkjknl)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:1.2mb
    • 提供者:petpat
  1. 35_OV7725_VGA_DDR3_LX16_joint

    0下载:
  2. 多目摄像头同屏显示,实现图像分割,xilinx公司芯片,ISE平台开发(Multi camera on the same screen display, image segmentation, Xilinx company chip, ISE platform development)
  3. 所属分类:VHDL/FPGA/Verilog

  1. Altera_lcd_color_bar_117

    0下载:
  2. altera公司飓风四代芯片,LCD屏幕彩条显示,有效实现行、场扫描。练习FPGA驱动VGA或LCD显示的入门程序(Altera hurricane four generation chip, LCD screen color display, the effective realization of line and field scanning.Practice FPGA to drive VGA or LCD display)
  3. 所属分类:VHDL/FPGA/Verilog

  1. verilog-i2c-master

    0下载:
  2. i2cccccc masyettttttttttttt
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:48kb
    • 提供者:ramesh231
  1. hispi_example_design

    0下载:
  2. hispi high spededddddddddddddddd
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:619kb
    • 提供者:ramesh231
  1. ug901-vivado-synthesis-examples

    0下载:
  2. verilog edge detector codee, for vibado tollssssss
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:60kb
    • 提供者:ramesh231
  1. attachments

    0下载:
  2. fpga master fofo design continous data transmission
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:11kb
    • 提供者:ramesh231
  1. H_Card

    0下载:
  2. 可以用来实现生日贺卡的功能——北邮人数电实验专属代码(The function that can be used to achieve a birthday card)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:1.18mb
    • 提供者:ByrPx
« 1 2 ... .99 .00 .01 .02 .03 4204.05 .06 .07 .08 .09 ... 4323 »
搜珍网 www.dssz.com