CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .06 .07 .08 .09 .10 111.12 .13 .14 .15 .16 ... 4323 »
  1. alu

    0下载:
  2. 用VHDL语言编写的CPU当中的ALU模块,可是实现十条指令-CPU using VHDL languages among the ALU module, but to achieve ten instructions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:691byte
    • 提供者:wu
  1. bcd7seg

    0下载:
  2. bcd to 7-segment decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:691byte
    • 提供者:kilhyun
  1. pwm

    0下载:
  2. PWM的NIOS II IP核设计源文件,其频率和脉宽均可控-PWM IP core design source files of the NIOS II , It s frequency and pulse-width words can be controlled
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:691byte
    • 提供者:zgm
  1. di4

    0下载:
  2. 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法,用四位二进制做行选信号(总共16列),如选中第一行,则扫描第一行之中哪些行是高电平(1),哪些行是低电平(0) 为高电平的则点亮,为低电平的不亮。 4、 注意扫描频率的设置,扫描频率足够快,才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号,输出为4位二进制(用sel表示)行选信号,用来选中行,进行扫描。 显
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-02
    • 文件大小:691byte
    • 提供者:吴凤妹
  1. rscode

    0下载:
  2. R S编 解 码 实 现 代 码 verilog语言-RS CODE AND ENCODE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:691byte
    • 提供者:zj
  1. SDRAM

    0下载:
  2. nios2 定时器功能实现的主函数,使用C语言完成-nios2 timer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:691byte
    • 提供者:ma
  1. CPSK_modulation_code

    0下载:
  2. CPSK调制VHDL程序,测试正确,已使用-CPSK modulation VHDL procedures, the test is correct, has been used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:691byte
    • 提供者:于工
  1. PSKmodulation

    0下载:
  2. 利用硬件描述语言VHDL实现的数字信号PSK调制-A VHDL program to realize the PSK modulation of digital signals
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:692byte
    • 提供者:yuanzongliang
  1. Desktop

    0下载:
  2. crc校验码verilog代码,24bits,按原理写的代码-cyclic redundancy check 24 bits verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:692byte
    • 提供者:陈阳
  1. spi

    0下载:
  2. 基于CPLD的用SPI控制pwm的源码,用VHDL编写,已经测试,可以直接使用
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:692byte
    • 提供者:DRzhou
  1. fir

    0下载:
  2. FIR滤波器,使用Verilog硬件描述语言进行编程-FIR filter, using the Verilog hardware descr iption language programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:692byte
    • 提供者:zhaoyf
  1. vhdl

    0下载:
  2. 十六路彩灯控制系统,毕业设计相同题目的兄弟姐妹们可以参考一下-Sixteen path lights control system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:692byte
    • 提供者:夏天宇
« 1 2 ... .06 .07 .08 .09 .10 111.12 .13 .14 .15 .16 ... 4323 »
搜珍网 www.dssz.com