资源列表
maxv_5m570z_SCH_PCB_PA
- Altera公司的Max 5 GX系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。-Altera Max 5 the GX series of schematic and pcb files, note that the capture and pdf format of the schematic and PCB files of the allegro format,
MC8051_IPcore
- 利用FPGA开发一个示波器源码程序，欢迎各位多多下载参考-FPGA development using an oscilloscope source program..
multiplication
- 1.sign_multi文件夹中是有符号数的乘法运算，实现了4bit*4bit的数据运算。 2.unsign_multi文件夹中是无符号的4bit*4bit运算。 以上两个文件均通过Quartusii综合 另外每个文件夹中又包括sign_multi_modelsim和unsign_multi_modelsim文件夹，其中包含了用modelsim仿真的所有文件，已调试通过仿真。-1.sign_multi folder is the multiplication of the
ise_book
- VHDL学习资料，大量example可供参考学习，应用。-VHDL study
EPM240DemoBoard
- ALTERA CPLD EM240开发板原理图及源码-ALTERA CPLD EM240 development board schematics and source code
ddr2
- xilinx ddr2 mig核读写控制 verilog -xilinx mig write and read timing
edc01_1
- 采用xilinx的FPGA制作的测频模块，通过并口传给单片机-Produced using the xilinx FPGA frequency measurement module, microcontroller via the parallel port pass
8x8IDCT
- 8x8 iDCT verilog code 一次輸入八個點
Gerhard-Fettweis-at-BWRC-2009-09-18
- Signal processing and its implementation for LTE-Advanced
4M4ppm
- 以前用verilog做的 4ppm编码，红外通信的编码解码，串口速度4Mbit每秒-Previously used verilog to do 4ppm encoding, infrared communication codec, serial speed 4Mbit per second
FaceDetection
- 基于adoost的fpga人脸检测程序，代码采用了verilog编写，用的是xilinx的virtex5芯片-face detection based on adboost. verilog is used，and virtex5 it isimplementated on virtex5.
FFT_128_floating_point
- 基于Altera FPGA 的FFT128浮点运算模块(veriolg HDL+C51) (开发环境：KeilC51+Quartus7.2）-The module of 128 floating-point FFT based on Altera FPGA(veriolg HDL+C51) （Development environment：KeilC51+Quartus7.2）