CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .43 .44 .45 .46 .47 4248.49 .50 .51 .52 .53 ... 4322 »
  1. heartbeat

    0下载:
  2. 整个程序由心率传感器模块,体温传感器模块,3D计步器模块,FPGA开发板,A/D转换器,LCD显示屏等组成。(The entire program module by heart rate sensor, temperature sensor module, 3D pedometer module, FPGA development board, A/D converter, LCD display etc..)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:17244160
    • 提供者:幽山之隅
  1. PERI4-DM9000A

    0下载:
  2. 基于FPGA的DM9000A芯片的网络数据采集系统,基于NIOS架构,c语言编程,资料齐全,包含不止5个源程序,绝对受用!-FPGA-based the DM9000A chip network data acquisition system based on NIOS architecture, c programming language, the information is complete, contains more than 5 source code is absolutely
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:17277883
    • 提供者:mingbo
  1. mc_t

    0下载:
  2. 利用verilog实现H.264中半像素插值功能。30个周期完成一个4x4块儿的横向、纵向和斜向的插值。-Verilog implementation using H.264 in the half-pixel interpolation function. 30 cycles to complete a 4x4 pieces of horizontal, vertical and diagonal interpolation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:17296167
    • 提供者:吴汶泰
  1. 矩阵乘法器

    1下载:
  2. 基于乘法器ip核实现的矩阵乘法器,最大支持16*16的矩阵,基于VHDL编写,仅支持整数,浮点数类型请自行添加浮点数IP核支持。
  3. 所属分类:VHDL编程

    • 发布日期:2019-09-01
    • 文件大小:17306253
    • 提供者:hhhhhppppp
  1. Altium-designer-yuan_jian_ku

    0下载:
  2. altium deginer 元件库和封装库-altium deginer component library and package libraries
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:17319128
    • 提供者:name
  1. Camera_driver

    0下载:
  2. 摄像头OV7670与7寸液晶屏和VGA的综合实验,实现了摄像头OV7670采集,通过TFT液晶屏或者通过VGA接口连接显示器,实时显示摄像头的采集的图像。-OV7670 camera with integrated experimental 7-inch LCD screen and VGA achieve a camera OV7670 acquisition by TFT LCD screen or monitor via VGA interface, real-time display c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:17319872
    • 提供者:刘欢
  1. ml605_MIG_rdf0011_13.4_c

    0下载:
  2. 该参考程序是基于xilinx ml605开发板的一个DDR3参考设计,源文件包含相应的管脚约束文件。-The reference procedure is based on xilinx ml605 development board a DDR3 reference design source file contains the corresponding pin constraint file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:17321123
    • 提供者:xiao
  1. niosii_vga

    0下载:
  2. 基于sopc的VGA的小例子,DE2开发板的例子,不是很复杂,适合初学者。-Small example of sopc VGA, examples of the DE2 development board, is not very complex, suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:17346372
    • 提供者:zhaochengru
  1. flash

    0下载:
  2. 在nios环境下,结合verilog语言开发,功能是往flash里面写0-99并打印出来-Nios environment, combined with the verilog language development function is to write to flash inside the 0-99 and print out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:17380268
    • 提供者:zq
  1. FFT_vhdl

    0下载:
  2. 基于fpga的fft编程的程序 基于fpga的fft编程的程序 基于fpga的fft编程的程序-Fpga fft programming-based program based on fpga fft programming procedure based on fpga fft programming procedure based on FPGA FFT programming procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:17391113
    • 提供者:chen
  1. DE2_115_Default

    0下载:
  2. DE2-115 出厂时写有默认的配置数据,用于演示开发板的一些基本特征。下面给出了默认配 置的存放位置,和执行默认配置需要准备的工作。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:17392707
    • 提供者:gxhgxhgxh
  1. adder_1bit

    0下载:
  2. adder_1bit using language systemc
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-17
    • 文件大小:17394688
    • 提供者:doanh
« 1 2 ... .43 .44 .45 .46 .47 4248.49 .50 .51 .52 .53 ... 4322 »
搜珍网 www.dssz.com