CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .54 .55 .56 .57 .58 4259.60 .61 .62 .63 .64 ... 4323 »
  1. viterbi_decoder_axi4s

    0下载:
  2. Viterbi译码器的verilog代码和测试-Verilog code and testing of the Viterbi decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-11
    • 文件大小:18.05mb
    • 提供者:李雪利
  1. matlab_tdm_example_sp2010

    1下载:
  2. 6位计数器 实现6位计数功能 很强大哦 实现6位计数功能 -6 Counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.07mb
    • 提供者:陈常常
  1. CIII_EP3C40F780C8_24_16LED_Array

    0下载:
  2. SOPC,CycloneIII系列芯片EP3C40F780C8,NIOS II IDE,16LED_Array实验代码-SOPC,CycloneIII,EP3C40F780C8,NIOS II IDE, 16LED_Array code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:18.09mb
    • 提供者:leiyitan
  1. USB_save

    1下载:
  2. 这是基于FPGA的USB通讯程序。通过在quartus中建立SOPC,建立PIO口,并在NIOS中写驱动和寄存器等,实现USB通信。经检验,该程序通信正常。-This is FPGA-based USB communication program. By establishing the quartus in SOPC, establish PIO mouth and NIOS to write drivers and registers, realize USB communications.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.1mb
    • 提供者:周燕
  1. grlib-gpl-1.1.0-b4108

    0下载:
  2. gaisler公司在2011年发布的的leon3的源代码!-source code of leon3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.1mb
    • 提供者:曾辉
  1. Reconfigurablefliter

    0下载:
  2. 自己编写的SystemC源代码,拥有五级流水线的可重构图像滤波器,支持两种图像滤波算法,中值滤波和邻域平均滤波,支持算法配置-I have written SystemC source code, the reconfigurable image filter has a five-stage pipeline, supports two types of image filtering algorithms, median filtering and neighborhood average
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:18.11mb
    • 提供者:SuperWang
  1. ADS830

    0下载:
  2. 幅频均衡数字滤波器设计,ad830输入,800阶的FIR滤波,采用电阻网络DA输出,效果很好-Amplitude-frequency equalization of digital filter design, ad830 input, 800 order of FIR filter, using DA output resistance network, the effect is very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:18.12mb
    • 提供者:十禅
  1. how_to_create_nios_II_application

    0下载:
  2. Nios II basic development tutorial project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.12mb
    • 提供者:shobhit
  1. My_Nios_2

    0下载:
  2. nios的一个最小系统实现,非常有参考价值!-A minimum nios system implementation, very has reference value!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.14mb
    • 提供者:li
  1. 俄罗斯方块

    0下载:
  2. 俄罗斯方块用vga实现 用Verilog代码实现(Tetris is implemented by VGA and implemented by Verilog code.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-11-08
    • 文件大小:18.15mb
    • 提供者:smily520
  1. verilog

    0下载:
  2. 经典的verilog代码 经典的verilog代码-It is importent to everyone。it is berilod verilog procerss。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.16mb
    • 提供者:lu0900320123
  1. Chirp

    1下载:
  2. chirp信号Verilog程序,既变频信号(不同加速度)的代码实现 适用于FPGA开发-code implementation of the the chirp signal Verilog program, both converted signal (different acceleration) suitable for FPGA development
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-11
    • 文件大小:18.19mb
    • 提供者:elvis
« 1 2 ... .54 .55 .56 .57 .58 4259.60 .61 .62 .63 .64 ... 4323 »
搜珍网 www.dssz.com