CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .93 .94 .95 .96 .97 198.99 .00 .01 .02 .03 ... 4323 »
  1. VGA_GAME

    1下载:
  2. 基于FPGA,VGA,PS2的贪吃蛇游戏verilog源码,内附说明-Based on FPGA, VGA, PS2 Snake game Verilog source code, containing a descr iption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-13
    • 文件大小:8.06mb
    • 提供者:汤雷
  1. CPLDFPGAGuide

    0下载:
  2. CPLD_FPGA高级应用开发指南,适合学习-Advanced Application Development Guide CPLD_FPGA for learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.05mb
    • 提供者:王田
  1. LCD12864

    1下载:
  2. 基于 NIOS II的LCD12864 IP核设计,有了这个可以直接使用LCD12864-NIOS II of LCD12864 IP-based core design, with this can be used directly LCD12864
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.05mb
    • 提供者:倪大野
  1. pinlvxianshi

    0下载:
  2. 通过FPGA中的时钟信号分频作为基准频率,将另一频率作为输入与之比较,并在数码管显示输入频率。(The frequency division of the clock signal in the FPGA is used as the reference frequency, the other frequency is used as input, and the input frequency is displayed in the digital tube.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:8.04mb
    • 提供者:狄克推多
  1. vhdl0716

    1下载:
  2. ISE7.1,采用VIRTEX-II芯片。实现adc数据采样,平均,通道选择,采样时钟选择,数据格式调整,内含fifo,uart等模块。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8.04mb
    • 提供者:杨奋燕
  1. computer5

    0下载:
  2. 一种RISC结构8位微控制器的设计与实现-The structure of a RISC micro-controller' s 8 Design and Implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.04mb
    • 提供者:steven
  1. VHDL-and-Verilog

    0下载:
  2. verilog和vhdl语言相互转化,有算法和源代码,对学FPGA的同学有帮助-verilog and vhdl language into each other, there are algorithms and source code, help students learn FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.03mb
    • 提供者:朱孔
  1. ccd_drive

    0下载:
  2. FPGA驱动TCD2252D源码,包含六路驱动时序,经验证无误-FPGA drives TCD2252D source, including six road driving timing, proven correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.03mb
    • 提供者:章金敏
  1. 8x8DCT

    0下载:
  2. 8x8DCT verilog code 一次輸入8個點
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8.03mb
    • 提供者:Emuil
  1. sd_test

    0下载:
  2. 是一个基于verilog语言编写的sd卡读写程序,在DE2开发板上实现,可以直接使用-It is a verilog program of SD read-write. it is in DE2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.02mb
    • 提供者:瑾琨
  1. VHDLcode

    0下载:
  2. 大量VHDL程序,由浅入深包括基础程序,各种接口实验,PC、USB SRAM等扩展板实验,及综合实验设计等。-A large number of VHDL program, Deep and includes basic procedures, various interface experiment, PC, USB' SRAM other expansion board experiments, and the comprehensive experimental design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.02mb
    • 提供者:蒲俊杰
  1. freq

    0下载:
  2. 数字频率计,七位计数,显示六位,带test模块-Digital frequency meter, seven counts, showed that six, with test module
  3. 所属分类:VHDL编程

    • 发布日期:2016-12-23
    • 文件大小:8.01mb
    • 提供者:潘斌
« 1 2 ... .93 .94 .95 .96 .97 198.99 .00 .01 .02 .03 ... 4323 »
搜珍网 www.dssz.com