资源列表
t3_sdram
- 完成sdram读写操作，并附有测试脚本文件，已通过后仿验证。该程序主要包括上电初始化模块，刷新模块，读、写模块等，并采用FSM控制所有模块，完成数据的读写操作-Sdram read and write operations to complete, with a test scr ipt file has been verified through simulation. The program includes power-on initialization module, refresh m
spi_sign_tap2
- 实现了SPI主设备的功能 CPOL=1 CPHA=1,同时包含了PRBS9的数据生成模块，也可以切换为发送固定的数(SPI MASTER CPOL=1 CPHA=1)
ADDA_AX415
- 这个一个关于fpga（ax415内核）的ad-da-about ad-da
11_ddr3_test
- Xilinx Spartan-6 DDR3 test code
Digital_Design_with_CPLD_Applications_and_VHDL_By
- Digital Design with CPLD Applications and VHDL (EBook)
FPGAstudy
- CYCLONE V实现按键对LED灯的控制(CYCLONE V control the control of LED lamp)
DigitadesignCPLD_VHDL
- Digital Design with CPLD and VHDL
Digital_Design_with_CPLD
- CPLD的数字式设计, CPLD的数字式设计-Digital Design with CPLD
at2402_iic
- FPGA通过IIC协议，与外部eeprom存储器at24c02进行数据存储，并取出数据显示的功能-The FPGA through the IIC agreement, at24c02 block with external eeprom memory for data storage, and remove the data display function
digital-quadrature-down-converter
- 基于FPGA的数字正交下变频器设计,在ALTERA的DE2开发板上设计一个多相滤波结构数字正交变换器。其中多相滤波模块是最关键模块，该模块将64阶滤波器的系数分成奇偶两路，并通过VHDL常数的方式存储在模块内部。这些常数是通过在MATLAB中调用FDATool，根据滤波器的参数要求来生成的。这些浮点格式的滤波器系数还需要在MATLAB中计算成二进制补码的形式，才可以存储在模块中。-FPGA-based digital quadrature down-converter design, ALTER
VerilogVhdl
- VerilogVhdl转换程式,内容包括注册和教学
Quartus-use-tutorial
- Quartus 应用的相关教程，对初学者学习该编程软件很有用，-Quartus application of relevant tutorial, for beginners to learn this programming software is useful,