CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .23 .24 .25 .26 .27 228.29 .30 .31 .32 .33 ... 4323 »
  1. moveophone

    0下载:
  2. 移动式的游戏控制器基于vhdl. 简单结构 目前只能识别led-Due to the recent trend in creating devices that allow the playing of games using movement rather than a traditional joystick, controller, or keyboard, we felt that a project that followed this idea would be interestin
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-16
    • 文件大小:6.98mb
    • 提供者:张洋洋
  1. hello_led

    0下载:
  2. 在FPGA开发板显示字符串,采用VHDL语言,以简单的功能说明FPGA的开发流程.-In the FPGA development board shows the string, using VHDL language, in a simple functional descr iption FPGA-development process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.97mb
    • 提供者:韩飞
  1. Example-b4-1

    1下载:
  2. 1. 定制一个双端口RAM,DualPortRAM 2. 在顶层工程中实例化这个RAM 3. 实现这个工程,在Quartus II仿真器中做门级仿真 4. 在ModelSim中对这个工程进行RTL级仿真 -Customize a dual port RAM, DualPortRAM On the top floor of the RAM engineering instantiation To realize the project, in Quartus II simu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-26
    • 文件大小:6.97mb
    • 提供者:颜小超
  1. Advanced-car-obstacle-to-avoid-game

    0下载:
  2. 进阶型小车躲避游戏,基于CPLD编程,可用于病人康复治疗-Advanced type of car to escape the game, based on CPLD programming can be used for patient rehabilitation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.97mb
    • 提供者:yucia
  1. ic_synthesis_based_ARM_lectures

    0下载:
  2. ic synthesis based ARM lectures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:6.97mb
    • 提供者:st
  1. DDS

    0下载:
  2. 基于 altera cyclone Ⅳ EP4CE30F23C8N的DDS原理、设计方案以及源代码。可以直接考入开发板使用,内含modelsim波形图,方便仿真使用-Based on the principle of altera cyclone Ⅳ EP4CE30F23C8N DDS, design programs and source code. Can be directly admitted to the development board, containing modelsim w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.97mb
    • 提供者:汪书潮
  1. 7series_scm

    0下载:
  2. Xilinx 7 Series Device Primitive Cells. Very useful for Xilinx FPGA design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:6.97mb
    • 提供者:王宏
  1. singleCPU

    0下载:
  2. 用Verilog实现的单周期CPU,分别实现I型、R型、J型指令,并包含测试文件。可供参考。-With single-cycle CPU Verilog implementation, respectively, to achieve type I, R, J-type instruction, and includes test files. For reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.97mb
    • 提供者:孔晗聪
  1. VerilogHDL

    0下载:
  2. 这是一本pdf格式的电子书,书名是VerilogHDL,将一种硬件描述语言-This is a pdf format e-books, the title is VerilogHDL, will be a hardware descr iption language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.96mb
    • 提供者:金鑫
  1. szz

    0下载:
  2. 数字钟,24小时时制,每隔一分钟报时,每次两秒钟(A digital clock, ring lasts for two seconds per minute)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-19
    • 文件大小:6.96mb
    • 提供者:张小憨
  1. Verilog_232

    0下载:
  2. VERILOG_uart程序,保证程序完好!本程序分为接收和发送两个部分。为您提供一个很好的范例!-VERILOG_uart procedures to ensure program integrity ! The program is divided into two parts, send and receive . Provide you with a good example !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.96mb
    • 提供者:x5675602
  1. verilog_lab_solution

    0下载:
  2. Verilog 实验代码。。。经典的,里面都是完整的项目文件。 ISE环境。-Verilog test code. . . Classic, which is a complete project file. ISE environment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.95mb
    • 提供者:jacklee
« 1 2 ... .23 .24 .25 .26 .27 228.29 .30 .31 .32 .33 ... 4323 »
搜珍网 www.dssz.com