CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .40 .41 .42 .43 .44 245.46 .47 .48 .49 .50 ... 4323 »
  1. SRAM_FPGA

    0下载:
  2. sram缓存数据,用VHDL语言编程,已经验证过!很 好用的!-SRAM cache data, using VHDL language programming, has already been verified! Very good use!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.53mb
    • 提供者:於晶晶
  1. 1

    0下载:
  2. 硬件编程设计,Quartus程序的源码,注释详细,是你学校FPGA/QuartusII的好代码!-Programming hardware, Quartus source process, comments in detail, is your school FPGA/QuartusII good code!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.53mb
    • 提供者:南才北往
  1. chip_sample

    0下载:
  2. SoC sample Code using Altera Xcaliber, good usefull SoC.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.53mb
    • 提供者:tragun
  1. 8051Core_RS232

    1下载:
  2. 包含了8051rs232设计的全部源码,可直接应用于sopc/FPGA设计中。-Contains all the source code 8051rs232 design can be directly applied to sopc/FPGA design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.53mb
    • 提供者:anchor
  1. 5.DAC

    0下载:
  2. 数模转换器即 D/A 转换器,或简称 DAC,是指将数字信号转变为模拟信号的电子元件。(A digital to analog converter, or D/A converter, or DAC, is an electronic component that converts digital signals into analog signals.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:6.53mb
    • 提供者:天天爱上学
  1. DE0_Datasheet

    0下载:
  2. Altera DE0开发板的资料,他的datasheet-Altera DE0 development board information, he datasheet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.52mb
    • 提供者:Hurley
  1. exp5_TIMER

    0下载:
  2. fpga:quartus_nios 时钟中断和代码-fpga: quartus_nios clock interrupt and code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.52mb
    • 提供者:戚栋
  1. spi_ad

    0下载:
  2. FPGA与DAC芯片的SPI接口驱动,实现串行数据的传输。(Realizing the communication between FPGA and DA chip)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-17
    • 文件大小:6.52mb
    • 提供者:xyz123
  1. QPSK调制解调器的设计及FPGA实现

    1下载:
  2. QPSK FPGA的实现,QPSK调制解调器的设计及FPGA实现(Design and implementation of QPSK modem based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-02
    • 文件大小:6.52mb
    • 提供者:muweng
  1. UartRecv

    0下载:
  2. FPGA Verilog HDL 语言构建串口接收器的详细方案设计-FPGA Verilog HDL language construct serial receive a detailed program design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:6.51mb
    • 提供者:刘明来
  1. dds_project_FPGA_VHDL

    0下载:
  2. 基于FPGA的DDS波形发生器,VHDL,EP2C8Q208C8N-DDS waveform generator based on FPGA, VHDL, EP2C8Q208C8N
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.51mb
    • 提供者:fei
  1. DS1302

    3下载:
  2. 基于板载DS1302的电子时钟设计 AX301开发板上配置了一片实时时钟(RTC)芯片,型号DS1302。学习和掌握DS1302的基本原理,并完成电子时钟的设计。 要求:(1)用数码管显示时,分,秒; (2)有时间预置功能;-Design of Electronic Clock Based on Onboard DS1302 AX301 development board is equipped with a real-time clock (RTC) chip, model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.51mb
    • 提供者:韩大马
« 1 2 ... .40 .41 .42 .43 .44 245.46 .47 .48 .49 .50 ... 4323 »
搜珍网 www.dssz.com