资源列表
test
- 比较两个数大小的源程序,使用Verilog编写,而且包含了测试代码部分,可用modelsim仿真得到波形-Comparison of two numbers the size of source, using Verilog write, but also contains some test code that can be used to be waveform simulation modelsim
5×5乘法器
- 5×5乘法器
4位基本寄存器的VHDL描述
- 4位基本寄存器的VHDL描述
三选一数据选择器
- 用VHDL语言编写
air_conditioner
- air-conditioning temperature control circuit finite state automaton
clk_detect
- 用于时钟沿检测,经验证可正常使用,适于初学者,简单实用
8为累计相关器
- 实现了八位加法器
设计IIR滤波器
- 设计IIR滤波器(带通,三种方法,fs=2000HZ,通带频率300~500HZ,阶数自选,画频率特性并分析比较).
数控分频器
- 数控分频器,可自主选择分频系数
自己设计的HDB3解码
- 自己设计的HDB3解码,基于verilog语言
FPGA designer
- 一个LED闪烁程序,使用计数器方式呈现,以第25位作为标志位,控制LED闪烁
HDB3解码
- 另一个HDB3解码,基于verilog语言