CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .55 .56 .57 .58 .59 160.61 .62 .63 .64 .65 ... 4323 »
  1. 666基于FPGA的MVB2类设备控制器设计_幸柒荣

    0下载:
  2. 本文首先对多功能车辆总线的基本原理进行了简要的概述,接着对其实时协议进行了分析,然后对 MVB2 类设备控制器的功能及其功能模块的划分设计进行了详细的分析;最后对各功能模块进行了编程实现,并给出了仿真验证波形。(Firstly, the basic principle of the multifunction vehicle bus are briefly outlined, then analyze the real time protocol, then carried out a deta
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:1.04mb
    • 提供者:梅赛德斯
  1. PM2.5 detection

    0下载:
  2. 实时监测PM2.5浓度以及温湿度,并在浓度超过阈值上限时启动净化(PM2.5 concentration and temperature and humidity were monitored in real time, and the purification was started when the concentration exceeded the threshold limit)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:80kb
    • 提供者:阿信20132
  1. dg137

    0下载:
  2. Based on matlab GUI interface design, It contains CV, CA, Single, current, constant turn rate, turning model, Simulation of the effect is very good.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:147kb
    • 提供者:尤艳康
  1. jmxav

    0下载:
  2. Least-squares regression analysis algorithm, Computation Method D phononic bandgap plane wave, Energy entropy calculation.
  3. 所属分类:VHDL/FPGA/Verilog

  1. 0266

    0下载:
  2. On neural network control, Iterative self-organizing data analysis, A complete set of brothers.
  3. 所属分类:VHDL/FPGA/Verilog

  1. jy777

    0下载:
  2. FMCW frequency modulated continuous wave radar range and angular measurements, The method of cumulative contribution rate Ensure accurate communication is learning a good helper.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:147kb
    • 提供者:王智红
  1. hmc960

    0下载:
  2. hmc960芯片的初始化程序,可以实现verilog程序,微波信号的放大(hmc960 initial code,spi ,verilog,amplify)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:1kb
    • 提供者:preman
  1. ad9516-4

    0下载:
  2. ad9516-4芯片的初始化程序,可以方便对各内部寄存器的配置,达到对时钟的分频控制。(the code of ad9516-4 for initial,it can config the register of all through spi interface.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:2kb
    • 提供者:preman
  1. AD_TO_FIFO

    0下载:
  2. A/D采集的数据缓存进入fifo,并通过读信号将FIFO中的数据送入网口(A/D sample data buffer to fifo,and then read enable to ethernet.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:1kb
    • 提供者:preman
  1. src

    0下载:
  2. 初始化DDS模块,使能正线性扫频,参数化设置(DDS code VHDL parameter setting)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:34kb
    • 提供者:preman
  1. DDS

    1下载:
  2. 可以实现DDS 的正负线性扫频以及在线参数设置(DDS ad9914/ad9915 code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:5kb
    • 提供者:preman
  1. plakat

    0下载:
  2. I want ot just dowlnoad one thing please.... onevI want ot just dowlnoad one thing please.... one
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:516kb
    • 提供者:disposable1
« 1 2 ... .55 .56 .57 .58 .59 160.61 .62 .63 .64 .65 ... 4323 »
搜珍网 www.dssz.com