CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .89 .90 .91 .92 .93 194.95 .96 .97 .98 .99 ... 4323 »
  1. VerilogHDL扫盲文

    0下载:
  2. VerilogHDL扫盲文,很适合初学者FPGA的文档(VerilogHDL scan Braille, it is suitable for beginners FPGA documentation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:3.19mb
    • 提供者:朱泉逸
  1. rm536

    0下载:
  2. It can be directly calculated multi-fractal spectrum, Rapid expansion of random spanning tree algorithm, D-S evidence theory data fusion.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:6kb
    • 提供者:yeinaigei
  1. ebepd

    0下载:
  2. It describes the application of load forecasting, Example tracking mean cheap, Six degrees of freedom to achieve inverse kinematics algorithm.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:7kb
    • 提供者:fennanning
  1. fen_v67

    0下载:
  2. MIT Artificial Intelligence Laboratory identification of the target source, There CDF trigonometric curve / 3D graphs, Can realize the two-dimensional data clustering.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:7kb
    • 提供者:sansiehuigeng
  1. tnybs

    0下载:
  2. Graduation useful Continuous phase modulation signal (CPM) to produce, Data packet transfer source program.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:7kb
    • 提供者:sansiehuigeng
  1. fu887

    0下载:
  2. Algorithm for researchers to do reference, Build a framework OFDM communication system, Interpolation and fitting, solution of equations, data analysis.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:7kb
    • 提供者:nenkingnaogen
  1. sim_Xilinx综合与仿真设计指导

    0下载:
  2. Xilinx自己出的仿真设计指导,使用vivado工具必备参考资料。(The Synthesis and Simulation Design Guide provides a general overview of designing Field Programmable Gate Array devices using a Hardware Descr iption language. It includes design hints for the novice HDL user, as w
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:1.62mb
    • 提供者:PandaWarrior
  1. Johnaon_counter

    0下载:
  2. 本设计为六位约翰逊(Johnson)计数器,首先给大家介绍一下什么是约翰逊计数器,它又称扭环计数器,是一种用n位触发器来表示2n个状态的计数器。它与环形计数器不同,后者用n位触发器仅可表示n个状态。2~n进制计数器(n为触发器的个数)有2~n个状态。若以6位二进制计数器为例,它可表示64个状态。但由于8421码每组代码之间可能有二位或二位以上的二进制代码发生改变,这在计数器中特别是异步计数器中就有可能产生错误的译码信号,从而造成永久性的错误。而约翰逊计数器的状态表中,相邻两组代码只可能有一位二进
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:6.15kb
    • 提供者:Leegege
  1. liushui

    0下载:
  2. FPGA 流水灯程序 实现变速 正反转功能(FPGA flow lamp program to realize variable speed and reverse rotation function)
  3. 所属分类:VHDL/FPGA/Verilog

  1. MiS603 FPGA开发教程V1.4(HDL)

    0下载:
  2. MIZ MIS603资料,FPGA ,VERLOG 语言,介绍一些接口的驱动设计(MIZ MIS603 data, FPGA, VERLOG language, introduced some of the interface driver design)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:17.46mb
    • 提供者:huhotto
  1. i2c_40g_pos

    0下载:
  2. i2c做主读写光模块数据访问。。。。。。(always @ ( posedge clk_100m or posedge rst_100m) begin if( rst_100m == 1'b1 ) begin SCKcnt <= 10'd0; end else if( SCKen == 1'b1 ) begin if(SCKcnt != I2CSCK_DIV) begin SCKcnt <= SCKcnt + 1'b1; end else
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:3kb
    • 提供者:CHENLU0707
  1. byaxj

    0下载:
  2. The IMC - PID is using the internal model control principle for PID parameters is calculated, Achieve a grayscale image and further control for video surveillance, Can be widely used in data analysis and forecast data.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:7kb
    • 提供者:yiufouhen
« 1 2 ... .89 .90 .91 .92 .93 194.95 .96 .97 .98 .99 ... 4323 »
搜珍网 www.dssz.com