CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .24 .25 .26 .27 .28 229.30 .31 .32 .33 .34 ... 4323 »

  1. verilog_curr_design

    1下载：
  2. 基于Verilog的乒乓球游戏机，由按键代替发接球(Table tennis game machine based on Verilog language, using the buttons to serve and catch..)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-19
    • 文件大小：952kb
    • 提供者：柴老师

  1. Digital_clock

    0下载：
  2. 教程 基于FPGA的智能闹钟，控制NOKIA5110(Intelligent alarm clock based on FPGA, control N O K I A 5110)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-21
    • 文件大小：622kb
    • 提供者：Terence Zhao

  1. cordic

    0下载：
  2. 使用verlog语音实现cordic 算法，在DE2 115平台上已验证。(Implementation cordic algorithm)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-19
    • 文件大小：3kb
    • 提供者：chen_zc

  1. DDS波形发生器

    0下载：
  2. DDS波形生成器verilog语言书写（FPGA型号cy4以上）(DDS generate verilog)

  3. 所属分类：VHDL/FPGA/Verilog

  1. seq

    0下载：
  2. 实现序列检测功能，新手编程，已经在modelsim里检验过了功能完整，内附模块化testbench(Sequence detection function, novice programming)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-18
    • 文件大小：2kb
    • 提供者：橙鸽

  1. 08_lwip

    0下载：
  2. zynq7000 下 lwip例程，经过测试，好用(zynq7000 lwip program)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-11
    • 文件大小：52.34mb
    • 提供者：shelihuang

  1. svpwm_full_nios

    1下载：
  2. 实现verilog的svpwm 对于算法开发有很好的帮助。。希望大家多多学习了。(Implementation of verilog svpwm for the development of the algorithm has a very good help. The I hope you learn a lot.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. USB2.0的IP核（详细verilog源码和文档）

    1下载：
  2. USB2.0的IP核开发.代码可以直接使用已经验证过(USB2.0 IP kernel development. Code can be used directly, has been verified)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-15
    • 文件大小：191kb
    • 提供者：kelvinlu

  1. mian

    0下载：
  2. 系统上电后，数码管低五位显示00000，按下PLUSE按键，显示数值加1(After power on, the digital tube is low, five shows 00000, press the PLUSE button, display the value plus 1)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-18
    • 文件大小：1kb
    • 提供者：赵11

  1. led_test

    0下载：
  2. 实现流水灯的控制verilog程序，源程序vivado 2015.4(Achieve water light control, Verilog procedures)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-14
    • 文件大小：7.1mb
    • 提供者：win1234

  1. CANNY

    0下载：
  2. 对特定图片进行canny边缘检测。首先是高斯模糊，然后sobel算子处理，再局部极大值确定，最后阈值判断。(Canny edge detection for a particular picture. The first is the Gauss fuzzy, and then the Sobel operator is processed, and then the local maximum is determined, and finally the threshold is judged

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-19
    • 文件大小：7kb
    • 提供者：TonytheGreat

  1. FIR滤波器

    0下载：
  2. STM32f407 DSP库应用 FIR滤波器 用示波器测试PA8，可以测出1Khz的正弦波。如果不是，修改PWM参数，使其正好为1Khz.(STM32f407 DSP library uses FIR filter Oscilloscope PA8 test, you can measure the sine wave of 1Khz. If not, modify the PWM parameter to make it exactly 1Khz.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-11
    • 文件大小：23.07mb
    • 提供者：jack5117
« 1 2 ... .24 .25 .26 .27 .28 229.30 .31 .32 .33 .34 ... 4323 »
搜珍网 www.dssz.com