CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .26 .27 .28 .29 .30 231.32 .33 .34 .35 .36 ... 4323 »
  1. 闪光灯电源.gz

    0下载:
  2. 电压检测模数转换,精度可以达到5MV开关电源演示也能用。(Voltage inspection car)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:418kb
    • 提供者:楼主
  1. 0001_EPM3064最小系统模块_带JTAG_LED_2mm插针

    0下载:
  2. EMP3064的开发板板,原理图,verilog例子,板子说明,规格书,全套资料(EMP3064 development board, schematics, Verilog examples, board instructions, specifications, a full set of information)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:1.97mb
    • 提供者:ebile
  1. 1

    0下载:
  2. DNA Cryptography and Trellis Algorithm
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:343kb
    • 提供者:THINKFOTECH
  1. szmb

    0下载:
  2. 用VHDL语言基于ISE,在XILINX FPGA开发板上编写的数字秒表程序(Using VHDL language, based on ISE, in the XILINX FPGA development board prepared by the digital stopwatch program)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1.51mb
    • 提供者:墨者如水
  1. 03_SMG

    0下载:
  2. 实现两位数码管计数功能, 逐渐增加功能,每一秒增加一次,增加到99循环一次。(To achieve two digital tube counting function, gradually increase the function, increase every second, increase to 99 cycles.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:3.49mb
    • 提供者:Newer
  1. decoder38-ok-38译码器

    0下载:
  2. 使用quartus2软件的VHDL编写了简单38译码器,希望大家能积极学习(The use of quartus2 software VHDL prepared a simple 38 decoder, I hope we can actively study)
  3. 所属分类:VHDL/FPGA/Verilog

  1. iCore3_FPGA_15_UART

    0下载:
  2. 基于FPGA的UART教程,串口通信实验相关(UART tutorial based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-15
    • 文件大小:1.33mb
    • 提供者:Fenrisulfr
  1. ALTERA几个下载方式的介绍

    0下载:
  2. 介绍ALTERA几种下载方式。主要有JTAG,AS,JIC这几种方式(Introduce ALTERA several download methods.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1.08mb
    • 提供者:hans1025
  1. seg7

    1下载:
  2. verilog HDL编写的FPGA定时器并用数码管显示(Verilog HDL prepared by the FPGA timer and digital display)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:3.42mb
    • 提供者:abc编程
  1. fir

    0下载:
  2. fir 滤波器的程序文件和测试文件,仿真数据和matlab仿真数据进行过比对,matlab采用fdatool生成的低通滤波器,采样率为24兆,通带2.5M,截止频率为5M(FIR filter program files and test files, simulation data and MATLAB simulation data have been compared, Matlab using FDATool generated low-pass filter, sampling rat
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-16
    • 文件大小:3.83mb
    • 提供者:星皓
  1. khatd

    0下载:
  2. It comprises aircraft flight attitude control, such as slip angle, tilt angle, roll angle, pitch angle, Including AHP, factor analysis, regression analysis, cluster analysis, Face Recognition light treatment method.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-11
    • 文件大小:7.24kb
    • 提供者:bradab
  1. MCPU

    1下载:
  2. 多周期CPU的verilog代码,用vivado可以仿真出波形(multi-cycle CPU by verilog and using vivado to simulate.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-11
    • 文件大小:5.6mb
    • 提供者:Lsinger
« 1 2 ... .26 .27 .28 .29 .30 231.32 .33 .34 .35 .36 ... 4323 »
搜珍网 www.dssz.com