资源列表
fip
- 通过PC104访问内存地址，内存需要进行地址选择，需要通过CPLD做地址逻辑变换。这个就是完成这个功能。实现简单。
verilog5
- verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解
verilog4
- werilog语言中关于 组合逻辑时序逻辑的表达
3verilog3
- verilog语言中的各种赋值语句的详细解释和用法
verilog2
- verilog语言中 数据类型与逻辑运算关系式
Altare_VHDL
- Altare公司训练新人的练习题下载 希望能够对学习VHDL的朋友有所帮助
Verilog
- Verilog语言的基础教程，适合刚开始接触硬件语言的朋友
83007VHDL设计实例
- VHDL设计实例 VHDL设计实例
xapp134_vhdl
- The SDRAM controller is designed for the Virtex V300bg432-6. It s simulated with Micron SDRAM models. The design is verified with timing constraints at 115 MHZ.
xst3_IDE
- Access IDE harddisk by Xilinx FPGA Support PIO2
MXIC-SPIFlash-Model
- Verilog based simluation model for MXIC SPI Flash.
lockvhdl
- Ve一个简单的数字电子密码锁，密码为4 位。 功能 密码输入：每按下一个键，要求在数码管上显示，并依次左移； 密码清除：清除密码输入，并将输入置为”0000”；密码修改：将当前输入设为新的密码；上锁和开锁.