资源列表
iir
- VHDL的IIR数字滤波器,系数是用Matlab设计的
VerilogHDL_DC_Motor_control
- 采用Verilog HDL语言编写的直流电动机控制系统,主要完成直流电动机的速度控制,典型的三闭环(位置、转速和电流反馈)直流电机控制系统,对控制类相关的学习者价值很高
VerilogHDL_StepperMotor_control
- 采用Verilog HDL语言编写的步进电机位置系统,实现步进电机的定速、加速、减速、定位,且速率和加减速度都能做到连续可调的程序,对控制类相关的学习者价值很高
VerilogHDL_Lift_Control
- 采用Verilog HDL语言编写的实用电梯控制器,这是一个在实验室里模拟的项目,分为主控制器与分控制器,主控制器完成运行方向、显示楼层、关开电梯门、与分控制器通讯等功能;分控制器是在每一层的设备,实现显示电梯当前所在楼层、接收乘客上升下降要求等功能。此代码对控制类相关的学习者价值很高,
VerilogHDL_alarmclock
- 采用Verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置,源代码对FPGA和CPLD学习者价值很高,
VerilogHDL_trafficlight
- 采用Verilog HDL语言编写的交通灯控制系统,这是一个完整的毕设课题,分别有分频、显示译码、倒计时和动态显示驱动模块,实用价值很高,
VerilogHDL_counter
- 采用Verilog HDL语言编写的数字频率计,被测波形分别为方波、三角波和正弦波;采用6个数码管显示结果,三档量程可调,工程价值很高,
jsq60
- 使用MAX+PLUSII可以 运行,也可下到虚拟机上运行
vhdlkey7279
- cpld,环境是quartusii中vhdl语言开发7279读写键盘程序
uart.core.for.FPGA
- 一个UART的FPGA core,附有详细的代码阅读笔记
vhdl_crc
- 在quartus中用VHDL语言开发的crc校验
led
- vhdl实现“PLD电子技术”(文字显示)