资源列表
xia_yuwen_verilog_PPT
- 北航夏雨闻的Verilong课件,与夏雨闻写的Verilog数字系统设计教程配套
afifo
- 异步fifo的verilog程序,含有测试平台
myproject
- 四位全加器,VHDL语言,max+plusII平台做的
adder4
- verilog加法器,附加测试文件 可用modelsim 仿真实现
even_odd
- VHDL实现的奇偶校验功能模块和一个外设配置寄存器的设计实例。
UART
- UART 串口程序,verilog语句,很好的实现了UART的通信功能!
vspi
- SPI的verilog实现,非常的全面和详细,还带有spi算法的注解!
uartsourcecode
- uart的FPGA模块,基于VHDL、verilog语言
vhdlsource
- 用verilog hdl编写的一些例程,包括加法器/减法器等等,例子较多就不一一列举了
usb2
- usb2.0的vhdl源码,具有详细的说明文档.
keyboard
- 矩阵键盘的vhdl编程,非常的实用,带有去抖动
uart
- vhdl书写uart代码,经验证功能非常的全.