资源列表
stopwatch
- 本人写的一个秒表，做过的一个ＥＤＡ 的实验，共享了
speedmess
- 此工程项目包可以实现基于spartan3与CAN总线连接后的的汽车时速的模拟仿真。并可计算轮速差的数值。当此数值超出规定的边界值时报警。
3-1
- 自动卖报机，5分一份，有1，2，5分类型的硬币。verilog状态机
Verilog-PPT
- 这是北大的Verilog讲义,PPT,初学者,可以看看.
fpga
- fpga功能实现有限字长响应FIR 用verilog编写
automachine
- 主要是对自动设备进行开发设计,采用VHDL编程语言实现其基本功能
ASK
- 出租车自动计价器设计,用于学习VHDL编程实现,FPGA的基本设计方案
int_to_vector_suo
- 整型到字符型的转换，将输入的整数转换成二进制数
51core-Verilog
- 8051core-Verilog编写，可修改
64
- 64位乘法器，超前进位的，大家看看，通过仿真的，verilog的
UART232
- 本代码是用VHDL语言全面、系统地描述UART通信协议标准，通过对UART进行数据通信的实际运用，能够较全面地理解和掌握VHDL和UART协议。
i2c_master_bit_ctrl
- 该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。