CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - UART HDL

搜索资源列表

  1. micro uart

    0下载:
  2. 硬件uart源程序verilog HDL,即相关文档-hardware UART Verilog HDL source, that the relevant documents
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:334.85kb
    • 提供者:陈正一
  1. uart

    0下载:
  2. 实现简单的UART功能,在QUARTUS4.0下编译通过,采用VERILOG HDL编写.
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:886byte
    • 提供者:不是
  1. UART

    1下载:
  2. 串口实验,很好用,我还有verilog HDL VHDL CPLD EPM1270 源代码-Serial experiments, very good, and I still have the source code verilog HDLVHDL CPLDEPM1270
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:331.38kb
    • 提供者:韩思贤
  1. uart

    0下载:
  2. uart using verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:11.84kb
    • 提供者:imran ahmed
  1. uart_txd

    0下载:
  2. 基于verilog hdl的UART串口发送子程序。-Verilog hdl a UART-based serial port to send subroutine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:241.3kb
    • 提供者:zhouming
  1. i2c_AT24C04_Verilog

    1下载:
  2. 用Verilog HDL语言编写的AT24C04程序,并用数码管显示,已经过测试,很好用-With the Verilog HDL language of the AT24C04 procedures and use digital tube display, has been tested, very good to use--
  3. 所属分类:VHDL编程

    • 发布日期:2013-11-26
    • 文件大小:10.78kb
    • 提供者:iyandy
  1. uart_rx

    0下载:
  2. Tcode is in VERILOG HDL (Hardware descr iption language) code is of UART (universal asynchronous receiver&transmitter) receiver . its objective is to accept serial data from port of computer and allow it to come in a FPGA-Tcode is in VERILOG HDL
  3. 所属分类:Other systems

    • 发布日期:2017-03-27
    • 文件大小:992byte
    • 提供者:hassan
  1. uart1

    0下载:
  2. RS232(UART)串口传输,通过了FPGA验证功能正确-UART RS232 verilog HDL FPGA xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:232.49kb
    • 提供者:
  1. uart

    0下载:
  2. 基于verilog HDL编写的串口通讯接口uart程序-Prepared based on verilog HDL uart serial communication interface program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:919.57kb
    • 提供者:张建
  1. UART_IP_core_for_wishbone

    0下载:
  2. 基于wishbone总线的UART IP core-UART IP core based on Wishbone, generated in Verilog HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:39.31kb
    • 提供者:张阳
  1. UART

    0下载:
  2. verilog hdl UART de bo xing-verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:14.27kb
    • 提供者:lijun
  1. RS232

    0下载:
  2. It s combination logic for UART. Edited in verilog-HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:5.29kb
    • 提供者:kim
  1. uart

    0下载:
  2. uart设计 包括调试程序 uart设计 包括调试程序-uart verilog HDL uart verilog HDL uart verilog HDL uart verilog HDL uart verilog HDL uart verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.27mb
    • 提供者:石头
  1. UART

    0下载:
  2. Verilog HDL写的实现UART收发程序-Realization of Verilog HDL UART receive written procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:693.36kb
    • 提供者:xiong
  1. UART

    0下载:
  2. this a uart verilog HDL design code-this is a uart verilog HDL design code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.08mb
    • 提供者:历程
  1. uart

    0下载:
  2. uart发射机Verilog HDL代码-Verilog HDL code uart transmitter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:116.15kb
    • 提供者:陶梦月
  1. uart

    0下载:
  2. FPGA UART通讯模块,基于verilog HDL语言-FPGA UART communication module, based on the verilog HDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.83mb
    • 提供者:Dingjiang Zhou
  1. uart

    0下载:
  2. verilog hdl 编写的串口接收发送-send rec data with verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.77kb
    • 提供者:王强
  1. mini-UART

    0下载:
  2. URAT资料,用verilog HDL编写,具有完整的信号描述和功能-URAT data write complete signal descr iption and function, with verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:50.5kb
    • 提供者:牛玉祥
  1. uart

    1下载:
  2. 电脑端发送数据与FPGA接收数据程序,uart模块,以及一部分项目里包含的其他的程序(Program for sending data from computer and receiving data by FPGA, UART module)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-10-26
    • 文件大小:17.55mb
    • 提供者:godxun
« 12 3 4 »
搜珍网 www.dssz.com