CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - uart ip

搜索资源列表

  1. uart_IP

    1下载:
  2. altera 的uart ip核,可直接调用 在quartus中把库指向文件位置就可
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:4.94kb
    • 提供者:李涛
  1. uart8.zip

    0下载:
  2. 使用Libero提供的异步通信IP核实现UART通信,并附带仿真程序。UART设置为1位开始位,8位数据位,1位停止位,无校验。且UART发送自带2级FIFO缓冲,占用FPGA面积很小。,Libero provided the use of asynchronous communication IP core implementation UART communications, and incidental simulation program. UART is set to 1 to sta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:856.5kb
    • 提供者:张键
  1. STC89C51

    0下载:
  2. STC51系列的源码,包括ADC0832,TCP-IP,Web,18B20,DS1302,E2PROM,KEY,LCM1602,UART等程序。 -STC51 series of source code, including the ADC0832, TCP-IP, Web, 18B20, DS1302, E2PROM, KEY, LCM1602, UART other procedures.
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:1.6mb
    • 提供者:崔鹏
  1. uartvhdl

    0下载:
  2. VHDL语言实现的UART IP核,比较实用-VHDL language to achieve the UART IP core, more practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:402.98kb
    • 提供者:蔡飞
  1. uart_regs

    0下载:
  2. 串行通讯ip核,经过仿真验证,综合,可以参考使用-Serial communication ip nuclear, through simulation, synthesis, can refer to the use of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:918.7kb
    • 提供者:ltlt
  1. uart_serial

    0下载:
  2. UART IP core in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:10.23kb
    • 提供者:zhanglh
  1. com_to_TCPIP

    0下载:
  2. 串口转TCP/IP 实用程序 可以把串口数据通过TCP/IP协议在网络上传送-Serial transfer TCP/IP utilities
  3. 所属分类:TCP/IP Stack

    • 发布日期:2017-03-30
    • 文件大小:42.78kb
    • 提供者:邹汉林
  1. UARTipcore

    0下载:
  2. 这是一个关于UART的IP核,用VHDL写的。经过本人的鉴证,非常实用并且写的非常好。-This is one of the IP core on the UART, using VHDL written. After my verification, very practical and very well written.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:21.76kb
    • 提供者:11
  1. uart16550_latest[1].tar

    0下载:
  2. 开源UART IP核16550,该IP核兼容16550 UART,具有Modem功能,完全可编程的串行接口具有可设置的字符长度、奇偶校验、停止位以及波特率生成器。-Open-source UART IP core 16550, the IP core is compatible with 16550 UART, with Modem function, fully programmable serial interface can be set up with a character lengt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.49mb
    • 提供者:lisa1027
  1. fifoed_avalon_uart9.1_applicaton

    0下载:
  2. 用于Altera Avalon总线的、具有FIFO缓冲的Uart数据串口IP核以及应用于Nios2的、真正可运行的、容易移植的C代码。-Fifoed avalon uart IP core and C code for the IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:200.79kb
    • 提供者:xmar
  1. UART_IP_core_for_wishbone

    0下载:
  2. 基于wishbone总线的UART IP core-UART IP core based on Wishbone, generated in Verilog HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:39.31kb
    • 提供者:张阳
  1. UART

    0下载:
  2. 用硬件描述语言实现的uart的IPcore,有详细的注释和测试文件-Hardware descr iption language of the H.264 encoder, detailed notes and test files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:21.68kb
    • 提供者:wt
  1. uart

    0下载:
  2. uart IP CORE Verilog quartus-uart IP CORE Verilog quartusii
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:36.36kb
    • 提供者:thegreeneyes
  1. FIFOED_UART

    1下载:
  2. CAL_UART核verilog源码,带FIFO,FIFO深度可设置。-fifoed uart ip core. cal_uart.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-10-06
    • 文件大小:6kb
    • 提供者:杨胜尧
  1. UART-WIFI

    0下载:
  2. Wifi模块为串口或TTL电平转WIFI通信的一种传输转换产品,Uart-Wifi 是基于Uart接口的符合wifi无线网络标准的嵌入式模块,内置无线网络协议IEEE802.11协议栈以及TCP/IP协议栈,能够实现用户串口或TTL电平数据到无线网络之间的转换。通过九汉科技Uart-Wifi模块M-600,使传统的串口设备也能轻松接入无线网络-Wifi module TTL level serial port or a switch to WIFI communication transmiss
  3. 所属分类:TCP/IP Stack

    • 发布日期:2017-04-09
    • 文件大小:1.4mb
    • 提供者:sim
  1. UART

    0下载:
  2. SOPC的UART异步通信,这是一个完整的工程,以帮助理解ip核的配置。-please,thank you!
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-30
    • 文件大小:12.38mb
    • 提供者:zhouyu
  1. uart-IP-Core

    1下载:
  2. 串口的FPGA VHDL的IP核 可以直接调用使用-Serial FPGA VHDL IP core can be called directly use
  3. 所属分类:Com Port

    • 发布日期:2017-11-02
    • 文件大小:314.52kb
    • 提供者:吴星
  1. UART

    0下载:
  2. 1.UART是一个UART的IP核,在其它的程序中可以直接的调用的,波特率是9600.-Is 1.UART a UART IP core can directly call the other program, the baud rate is 9600.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:1.94mb
    • 提供者:金华
  1. UART-IP-based-on-queue

    0下载:
  2. 基于队列传输的UART的IP核程序,已调试可直接使用。-Queue-based transmission of UART IP core procedures have been debugging can be used directly.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:10kb
    • 提供者:瞿盛
  1. RX_IP_Source

    0下载:
  2. 串口接收ip核,配合 nios 使用,减少cpu资源开支。(uart receive TX_IP_Source)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:12kb
    • 提供者:haohmf
« 12 3 »
搜珍网 www.dssz.com