搜索资源列表
verilog for uart
- 通用异步接收器/发送器(UART)是能够编程以控制计算机到附加串行设备的接口的微芯片。详细来说,它提供给计算机RS-...还有高级的UART提供了一定数量的数据缓冲,这样计算机和串行设备数据流就可以保持同样的速度。-universal asynchronous receiver / transmitter (UART) can be programmed to control computer attached to the serial device interface microchips.
uart_verilog
- verilog & vhdl以及外国公司的应用说明。-Verilog
crc上传程序
- 写CRC编解码程序时，整理的文件，压缩文件既有理论说明，也有源代码。源代码格式用C,VHDL,Verilog。-write CRC codec procedures, collating documents, compressed files both theoretical statements, and the active code. Source code format C, VHDL, Verilog.
Altera_uart_Verilog
- FPGA/CPLD应用,uart的Verilog HDL原码-FPGA / CPLD applications, UART Verilog HDL source
DDS
- FPGA中实现基于查找表方式（LUT）的DDS实现，可用在数字下变频和COSTAS锁相环中，Verilog编写，本人已经调通
crc_verilog
- HDLC控制协议中CRC校验码算法代码，为CRC16，Verilog语言
clock
- verilog编写的时钟控制程序，在xilinx芯片上开发。具有案件防抖等考虑，
16pam
- 用VERILOG语言实现16QAM的数字调制的程序，已经在ISE10.1版本中调试通过
伪随机序列
- 线形反馈移位寄存器（LFSR)是数字系统中一个重要的结构，本程序可以自动产生AHDL,VHDL,Verilog的源代码及电路原理图。程序可以运行在win98/2000/NT平台-linear feedback shift register (LFSR) digital system is an important structure, the process can be automatically generated AHDL, VHDL, Verilog source code and ci
B3ZS
- 此文件为B3ZS编解码，本人在我公司的通信设备上已经通过了试验，编写语言为verilog，解压无密码。-B3ZS coding and decoding, I in my company's communications equipment has passed the test, prepare for the Verilog language, without extracting passwords.
DES
- verilog编写的DES安全芯片代码
BCH（15,7,2)
- bch（15,7,2）decode and encode in verilog hdl N=15，K=7，T=2时的BCH码编码：
fpga与PC机的串口通信
- 基于VerilogHDL 的FPGA与PC的串口通信代码，已经测试过，绝对可以用
用verilog硬件描述语言编写的fft算法
- 用verilog硬件描述语言编写的fft算法，很是经典，和大家共享，希望能对大家有所帮助。,Verilog hardware descr iption language with the preparation of the fft algorithm, it is a classic, and we share the hope that it can be helpful to everyone.
filter
- 基于verilog硬件描述语言的滤波器设计，便于开发者从理论到实现-Verilog hardware descr iption language based on the filter design, ease of developers from theory to implementation
Verilog_Hdl48FIR
- verilog hdl fir 48阶-verilog hdl fir
conv_vhdl
- 用Verilog实现卷积码（2，1，2）的编码器，采用状态机来完成在modelsim下的仿真-Verilog implementation using convolution code (2,1,2) encoder, using a state machine to complete the modelsim simulation under the
Automatic_Car_Parking_using_FPGA
- it about automatic car parking system in verilog
verilog
- source code for USB 2.0 fonction core in verilog
Descrambler
- ofdm中相位检测的Verilog程序，很不错，可以在Xilinxfpga上运行。-phase detection in ofdm Verilog program, very good, you can Xilinxfpga run.