搜索资源列表
pic2448
- PWM控制输出电压由于该程序所需完成的功能比较简单，设计时采用了简单的前后台组织结构：后台程序（主程序）在非通讯状态时工作，完成各项数据的采集和预处理，并标准化至通讯协议所规定的格式。这一过程不停进行，随时提供最新数据；前台程序（中断服务程序）在接收到来自控制器的命令时启动。它对命令加以识别，并按要求向控制器传送相应数据或对数据进行解析执行。该程序的流程示意如图-PWM output voltage control due to the completion of the procedures
parkguids
- 公园导游图 数据结构课程设计作业 需要的人下 功能：给出一张某公园的导游图，游客通过终端询问可知： 从某一景点到另一景点的最短路径。游客从公园大门进入，选一条最佳路线，使游客可以不重复地游览各景点，最后回到出口（出口就在入口旁边）。-park guide map data structure curriculum design requires a person under functions : Zhang is a park guide map, asked tourists
20060417220252725
- 闭环数字控制方式，主要利用光电传感器检测法，结构图如图1所示。首先单片机根据输入的数据来计算物体要移动的距离并控制物体往坐标的大概方向运动，红外发射接收器来探测悬挂物体移动了多少个1*1cm的小方格,并经过A/D送给单片机，单片机通过特定的算法计算出物体的坐标，并控制电机的转动来控制物体往坐标进发，在此过程中单片机不断计算，不断调整电机的转速和方向使悬挂物体做一定路线的移动。但其缺点是，电路复杂，不但要求要有A/D电路，光电探测电路，还要其电路要做得十分精确。任何一个电路设计得不好，也会使物体运
RFID13
- 根据曼彻斯***的编码原则（参见本刊2001年第一期《一种采用曼码调制的非接触IC卡读写程序编制》），非接触ID卡采用上升沿对应着位数据“0”，下降沿对应着位数据“1”，微控制器通过检测U2270B输出数据位的跳变来实现对曼彻斯***的译码。在现实工作中，数据信号会受到调制、解调、噪声各种效应的影响，其上升沿和下降沿存在抖动，可采用键盘消抖的办法来消除抖动的影响。根据非接触ID卡64位数据循环发送以及其数据绪构特点，即数据流中第64位为“0”，第1位至第9位为“1”。据此，将“01111111
多功能高精度信号发生器的设计
- 摘要：直接数字频率合成(DDS)是七十年代初提出的一种新的频率合技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速地发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提出了一种全新的设计模式。本设计结合这两项技术，并利用单片机控制灵活的特点，开发了一种新的函数波形发生器。在实现过程中，本设计选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了AT89C51单片机作为控制芯片。本
智能卡技术
- 目录 第1章 智能卡概述 1.1 智能卡基础 1.1.1 什么是智能卡 1.1.2 智能卡的分类 1.1.3 IC卡与磁卡的比较 1.1.4 智能卡应用系统的构成要素 1.2 智能卡的用卡过程 1.2.1 智能卡的生存周期 1.2.2 智能卡的用卡过程 1.3 智能卡的安全性 1.3.1 威胁信息安全的因素 1.3.2 智能卡的安全技术 1.4 智能卡的国际标准 1.5 智能卡的应用概况与发展前景 1.5.1 欧美应用概况 1.5
C8051F02X
- C8051F020/1/2/3中文完整数据手册和官方开发板原理图，总部位于美国德克萨斯州的美国Cygnal公司是1999年3月成立的一家新兴的半导体公司公司专业从事混合信号片上系统单片机的设计与制造公司看好了八位单片机的市场前景至目前更新了原51单片机结构设计了具有自主产权的CIP-51内核使得51单片机焕发了新的生命力其运行速度高达每秒25MIPS现已设计并为市场提供了29个品种的C8051F系列片上系统单片机预计今年年内还将完成20多个新的片上系统单片机的设计经过3年的稳步发展已成长为半导体
51kaifa
- 51单片机开发宝典,C语言和汇编语言交叉开展.包括原理图和相应的程序,值得一看! 目录 第1部分 51系列单片机基础 第1章 51系列单片机概述 第2章 51系列单片机基本结构 第3章 51系列单片机的指令系统 第4章 51系列单片机的定时/计数器 第5章 51系列单片机中断系统 第6章 51系列单片机的串行接口 第2部分 51系列单片机程序设计 第7章 汇编语言程序设计 第8章 单片机C语言程序设计基础 第9章 C51的数据结构与函数 第10
CY3684_A_SCH
- CY3684_A_SCH 结构图 具体有什么用我也不大清楚 只是老师给我的 用于开发68013A高速数据传输-CY3684_A_SCH
eda
- EDA 正弦信号发生器：正弦信号发生器的结构有四部分组成，如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6，6位计数器或地址发生器CN6，正弦波数据存储器data_rom。另外还需D/A0832（图中未画出）将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟，输出一路分频的频率为32MHZ的片内时钟，与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时和时钟变形，以减少片外干扰 还可以改善时钟的建立时间和保持时
7128
- 1、掌握运算器的数据传输方式。 2、掌握74LS181的功能和应用。 3、学习并掌握利用CPLD器件通过原理图进行算术逻辑单元的设计。 1、完成16位不带进位位算术、逻辑运算实验。按照实验步骤完成实验项目，了解算术逻辑运算单元的运行过程。 2、通过原理图配置EPM7128的内部电路结构，使其替代分离的算术逻辑运算单元的设计。 -A master computing device data transmission. 2, to grasp the features an
asynram
- 设计32×6位的RAM，其结构图如图2所示。其中，adr为地址引脚，cs、wr、rd分别为片 选、写和读引脚，din_out为输入输出引脚。当cs=0且wr由低到高（上升沿）时，din上的输 入数据写入adr指示的单元中；当cs=0且rd=0时，adr对应单元的数据在dout数据线上读出。 因wr在上升沿时写入数据，因此可以采用TEC-CA平台上的单脉冲按钮作为wr。-Design 326 of RAM, the structure shown in Figure 2. Which,
shiyan5
- 开发环境：unSP IDE 2.0.0 实验目的: 1）了解SPCE061A串行口（UART）的结构、与PC机串行通讯的原理。 2）了解UART的各配置单元P_UART_BaudScalarLow (7024H)、P_UART_BaudScalarHigh (7025H)、 P_UART_Command1(7021H)和P_UART_Command2 (7022H)的功能及控制方法。 3）掌握PC机与单片机通讯的编程方法。 实验设备: 1) 装有µ ’
Handout
- 创建图的邻接表存储结构,输出邻接表数据(验证创建过程),深度优先遍历(DFS) ,广度优先遍历(BFS),增加一个顶点到图, 删除一个顶点(同时删除其所有邻接边) ,增加一条弧到图,从图中删除一条弧- Creating adjacency table storage structure, the output adjacency table data (validation creation process), depth-first traversal (DFS), breadth-fi
Data-Structures-and-Algorithms
- 数据结构与算法示例代码,线性表，队列，栈，二叉，图，排序，查找等-Data Structures and Algorithms Sample Code