搜索资源列表
LVDS
- 以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.
lvds.rar
- lvds技术说明，里面有详细的关于lvds的介绍！,LVDS technical note, which has a detailed introduction about the LVDS!
xapp622.zip
- 644 MHz SDR LVDS 发射器/接收器(verilog and doc),644-MHz SDR LVDS Transmitter/Receiver
alteralvds.rar
- 基于altera系列芯片lvds接口的fpga设计 verilog源码,Series altera-based chip interface lvds source fpga design verilog
AML7218_LVDS
- 一份很成熟的方案AML7218+LVDS的原理图和规格书-A very mature program AML7218+ LVDS schematic diagram and specifications of the book
LVDS
- 高速串行差分接口（HSDI）设计实例,用QUARTUS和利用FPGA实现LVDS的方法。-High-speed serial differential interfaces (HSDI) design example implementation using FPGA LVDS QUARTUS and use of the method.
io_lvds
- xilinx LVDS接口程序,xilinx LVDS接口程序-xilinx LVDS interface program,xilinx LVDS interface program
fpga_designing_lvds_communication
- 开发 fpga LVDS的通信文档,pdf格式。应该对你的设计有帮助-fpga design lvds，pdf format, you can study thids
LVDS_Serdes_list_FPGA1
- FPGA之间的LVDS传输，采用serdes接口，传输速率达到400m-LVDS transmission between the FPGA using serdes interface, transfer rate up to 400m
LVDS_DDR_List_FPGA2
- FPGA芯片与ADI公司的AD9779之间的通信，总共有四个通道，68对LVDS,采样时钟是122.88MHz-FPGA chips ADI' s AD9779 and communication between, a total of four channels, 68 pairs of LVDS, the sampling clock is 122.88MHz
AD9517_Ccode
- 压缩包中为AD9517的C语言单片机控制源代码，已在实际电路调试成功，使用AD9517内部VCO，LVDS和LVPECL输出模式可选。 -Compressed package for the AD9517 single-chip control of the C language source code, has been successful in the actual circuit debugging, use the AD9517 internal VCO, LVDS and LVP
lvds6
- 实现了LVDS高速传输，对于相开发高速数据传输的人很有用。-Achieved high-speed LVDS for high-speed data transmission with the development of the people very useful.
xapp860
- 16通道DDR的LVDS接口（VHDL,Verilog and doc）-16-Channel, DDR LVDS Interface with Real-Time Window Monitoring
lvds
- 这是一个LVDS程序源文件，经过仿真正确。-this a LVDS source programme.
lvds
- 文章介绍了lvds技术在硬件设计中的原理和应用，先已被广泛应用-This paper introduces lvds in hardware design and application of the principle, first has been widely used
LVDS
- LVDS信号详解-Detailed LVDS signal
Design-lvds-fpga
- 】针对数据传输系统速度、距离和稳定性等要求的不断提高，提出了一种基于低振幅差分信号技术（LVDS，Low Voltage Differential Signaling）的长距离高速串行数据传输系统。该系统结合LVDS技术速度快、抗干扰性强、功耗低的 特点以及光纤通信容量大、传输距离远的特点，采用光纤来传输LVDS 信号，解决了数据传输系统遇到的这些难题。对数据传 输系统的设计分别从设计方案、硬件实现两方面进行了详细研究和描述，并解决了数据在传输过程中遇到的采集速度、LVDS 传
LVDS
- 从20MHz的LVDS信号读数据 仅供参考-LVDS signals from 20MHz to read data for reference only
LVDS-application-Verilog-HDL-code
- LVDS的应用的Verilog HDL例子程序-LVDS example of the application procedures for the Verilog HDL
LVDS
- 实现了LVDS的发送和接收，本例程增加了握手信号实现，没有用serdes(The sending and receiving of LVDS are realized)