CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - Quartus C

搜索资源列表

  1. SRAM@DMA实验

    0下载:
  2. ALTERA NIOS处理器实验,QUARTUS下用VHDL编译成处理器,然后NIOS SHELL下C 语言运行。实验SRAM和DMA调度-Altera NIOS processor experiments QUARTUS using VHDL compiler into processor, then NIOS SHELL C language runtime. Experimental SRAM and DMA Scheduling
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:33.76kb
    • 提供者:xf
  1. SPI接口音频Codec实验

    0下载:
  2. ALTERA NIOS处理器,VHDL语言在QUARTUS编译通过,然后有C语言在NIOS SHELL下驱动,实验音频解码-Altera NIOS processor, the QUARTUS VHDL compiler, then the C language under NIOS SHELL-driven, experimental audio decoder
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:34.07kb
    • 提供者:xf
  1. CPU

    0下载:
  2. 一个多周期CPU的完整设计,quartus平台,Verilog实现,内含实验报告,和详细的各模块功能表-Complete a multi-cycle CPU design, quartus platform, Verilog implementation, includes lab reports, and a detailed menu of each module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-20
    • 文件大小:6.3mb
    • 提供者:
  1. pwm-c

    0下载:
  2. 用VHDL编写的PWM控制程序,通过寄存器控制20余路PWM输出;qar是quartus的压缩包格式-VHDL prepared using PWM control procedures, through the registers to control more than 20 road PWM output qar is Quartus compressed packet format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:117.41kb
    • 提供者:mu
  1. NIOS_LED

    0下载:
  2. 完整的Nios 2 演示工程,包括Quartus II 工程和NIOS IDE下的c代码。采用NIOS 2处理器控制LED。已通过实验测试。-Complete Nios 2 demonstration projects, including the Quartus II and NIOS IDE works under the c code. NIOS 2 processor to control the use of LED. Experimental tests have passed.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-02
    • 文件大小:746.27kb
    • 提供者:M
  1. FSKmodulationanddemodulation

    0下载:
  2. FSK调制与解调,整个设计基于ALTERA公司的QuartusⅡ开发平台,并用Cyclone系列FPGA实现。所设计的调制解调器具有体积小、功耗低、集成度高、软件可移植性强、扰干扰能力强的特点,符合未来通信技术设计的方向。-FSK modulation and demodulation, the entire design is based on ALTERA' s development platform Quartus Ⅱ, and Cyclone series FPGA implem
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:561.87kb
    • 提供者:张继峰
  1. fifo_Cprogram

    0下载:
  2. 应用于nios中的FIFO程序及连接图,开发环境为quartus-c program fifo in nios
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.2kb
    • 提供者:planet1997
  1. upload_code

    0下载:
  2. 每个代码见压缩包内文件名,分别为使用单片机控制AD9627的代码,已在硬件电路实现;基于FPGA的DDR SDRAM控制源代码,将文件夹内文件加入同一工程即可;以及三份FPGA内部学习资料。 C代码开发环境为KeilC,verilog代码开发环境为Quartus。 -See each code within the compressed package file name, respectively, for the use of the AD9627 single-chip contr
  3. 所属分类:SCM

    • 发布日期:2017-05-08
    • 文件大小:1.67mb
    • 提供者:姜琰俊
  1. DE2_SD_Card_Audio(Modified)

    0下载:
  2. 在DE2开发板上实现的SD卡mp3音乐播放器。硬件部分用Verilog语言编写,在Quartus上编译;软件部分用C语言编写,在Nios2上编译运行。-DE2 development board in the realization of the SD card mp3 music player. Hardware using Verilog language, compiled in the Quartus software with C language, compiled to run
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.88mb
    • 提供者:符玉襄
  1. DE2_NIOS_HOST_MOUSE_VGA

    2下载:
  2. 在DE2开发板上实现的VGA输出游戏。硬件用Verilog语言编写,在Quartus上编译;软件用C语言编写,在Nios2上编译运行。把DE2板和显示器键盘连起来即可使用。-Development in the DE2 board game to achieve the VGA output. Hardware using Verilog language, compiled in the Quartus software with C language, compiled to run in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.55mb
    • 提供者:符玉襄
  1. DE2_NET

    1下载:
  2. 用DE2开发板实现的网络控制器。硬件用Verilog语言编写,在Quartus上编译;软件用C语言编写,在Nios2上编译运行。程序已经过测试,功能完好。-DE2 development board with the realization of the network controller. Hardware using Verilog language, compiled in the Quartus software with C language, compiled to run in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-12
    • 文件大小:1.53mb
    • 提供者:符玉襄
  1. LED

    0下载:
  2. 在ALTERA的DE 2 开发板上做的一个类似闪烁的彩灯,用了16个LEDR,可以直接下载到板子上运行,基于经典的开发平台Quartus II+SOPC Builder+Nios II IDE 做的,只要看了以后,你就会自己设计各种花样的彩灯闪烁的样子了.所用语言有多种,VHDL,C/C++等-DE 2 in the development of the ALTERA board to do a similar flickering lantern, with a 16 LEDR, can be
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-16
    • 文件大小:4.01mb
    • 提供者:liguoyin
  1. sopcIIC

    0下载:
  2. 该例子是基于sopc的IIC总线设计完整设计,分为硬件和软件部分,软件部分是用c语言编写的。该项目是个以完成的项目,据有较高的参考和经济价值。该例子是原来做过的项目。 整个项目是在Quartus II 7.0和nios IDE环境下开发。-This example is based on the IIC bus design sopc complete design, divided into hardware and software, the software part is writt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:12.9mb
    • 提供者:bobo
  1. mips

    0下载:
  2. MIPs CPU,VERILOG代码,经过QUARTUS综合,时序分析,验证无误。-MIPS CPU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:5.02kb
    • 提供者:王龙
  1. DDS_GEN

    0下载:
  2. Functional Generator in DDS AD9953 (AD9954) Freq.: 1Hz....30MHz Out.: 2mV....2V Files: Project SCH&PCB - ORCAD 9.2 QUARTUS SRC for EPM570T100C5 IAR C SRC for AT91SAM7S64
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-15
    • 文件大小:3.49mb
    • 提供者:Vlad
  1. or1200_wb_ram_gpio_pll

    0下载:
  2. Quartus ii项目,硬件平台为SOPC2000,能实现LED的各种显示控制及按键输入。包括硬件实现的Verilog及软件实现的C实现。SOPC系统的设计在Windows的quaruts ii 8.0上实现,软件部分在Ubuntu上实现。-Quartus ii project, the hardware platform for SOPC2000, to achieve a variety of LED display control and key input. Including Ver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:622.97kb
    • 提供者:陶宇
  1. Sn_Quartus

    0下载:
  2. Synthesizerr frequency VHDL Quartus 90.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:119.75kb
    • 提供者:Booda
  1. i2c_master_slave_core_latest.tar

    0下载:
  2. IIC IP核,可以直接集成在SOPC中的(⊙o⊙)哦-基于Quartus II 可直接集成到SOPC,自定义II C IP核
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.35mb
    • 提供者:zy
  1. Chapter-2

    0下载:
  2. Verilog数字系统设计教程(第2版)”这本书的思考题没有答案,要多做实验和仿真-• Source code of designs in chapters 1 to 8. • Chapter 8 designs include the SAYEH processor, its C Compiler, and its Sort program run files. • Several Designs, including SAYEH, that are
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.91kb
    • 提供者:shixiaodong
  1. Chapter-3

    0下载:
  2. Verilog数字系统设计教程(第2版)”这本书的思考题没有答案,要多做实验和仿真-• Source code of designs in chapters 1 to 8. • Chapter 8 designs include the SAYEH processor, its C Compiler, and its Sort program run files. • Several Designs, including SAYEH, that are
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:4.29kb
    • 提供者:shixiaodong
« 12 »
搜珍网 www.dssz.com