搜索资源列表
51单片机系统中运用电脑上的大键盘
- 51单片机系统中运用电脑上的大键盘！ Keyboard接线 PS/2--------51 1 DATA------P3.4 3 GND 4 VCC 5 CLK-------P3.3 接在51的外部中断，触发方式为低电平 AT89x51使用12M Modified by Shen Peng! Postgraduate of 2003, 7 Department Harbin Engineering University-51 microcomputer system on the use of t
4094
- cd4094驱动程序，驱动1位共阴极数码管，pic12c508a作为控制器，gp0-gp2分别为data,clk,strobe.-cd4094 drivers, driving a total digital cathode tubes, pic12c508a as controller, gp0-Day for data, clk, strobe.
单片机坐标定时器实验
- http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ～R0 的输出信号与C3～C0的扫描信号共同決定那个按键被按下. 编写VHDL的构思: 外部接口包括: a. INPUT脚 : CLK , R3～R0. b. OUTPUT脚 : C3～C0 , DATA3～DATA0(辨别出的按键值). -7topic http://ww
second&clk
- 开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值，还应包含设定计数初值的电路
codestream
- 设计一个模块，从一个窜行数据流里检测出码流“11100”，这个模块包括reset,clk,datain及输出端pmatch-design a module from a trip data flow channeling Lane detected bitstream "11100", this module includes reset, clk, datain and output pmatch
pcm
- 该程序设计了一个产生PCM码流时序信号的模块，他包括输入端CLK，SET及输出端Q1,Q2,Q3-the program have designed a PCM signal timing modules, including the CLK input, and output SET Q1, Q2 and Q3
clk
- c5000系列的clk程序，希望对大家有所帮助
clk
- just division the clock into 2
clk_divider
- Simple Clk Divider for FPGA design in Verilog -Simple Clk Divider for FPGA design in Verilog
clk
- Verilog HDL clk 带延迟的时钟，对于处理时钟同步问题有益-Verilog HDL clk
msp430x54x-01-CLK
- MSP430 F5 系列 时钟配置，网上的基本都是F1系列的-MSP430 F5 CLK setting
clk
- DSK6455上的关于clk的程序，帮组你很好的学习DSp-clk for DSK6455
clk
- 此程序句有多个clk去控制数据的传输，由于两个时钟不同，需要去经协调-iclk oclk
CLK
- ARM7系列中的LPC2132对CLK得设置以及一些小示例程序，都是开发板自带程序。-The LPC2132 ARM7 family CLK have set as well as some small sample programs are to develop board comes procedures.
digital-clk
- 微机接口与原理的时钟实验 带显示 和输入-CLK 8086
CLK
- QuartusII平台verilog语言实现的CLK下降沿测试-CLK falling edge QuartusII platform
ADC0808-CLK-PULSE
- ADC0808与单片机的连接中，在延时函数中实现输出CLK脉冲，就可以既不用外接硬件，也不占用单片机本身的硬件资源，同样也达到了延时目的，可谓一举多得-ADC0808 with microcontroller connection, the delay function to achieve the output CLK pulse, you can either use an external hardware, nor hardware resources occupied by the m
test- clk and reset generation
- test- clk and reset generation
clk
- clk configuration for EFM32
SKEA8-CLK
- SKAE8 CLK drivers, the code library file