搜索资源列表
xsoc-beta-093
- This free cpu-ip! use verilog
DM9000AE_DATAS
- DM9000AE的中文手册。很难得得哦。LOCAL BUS芯片现推荐一款DM9000AE网卡芯片，其基本特性是48PIN，10/100MLOCAL-BUS interface，工作模式8/16bit, 有AUTO－Mdix(自动翻转）、TCP/Ip加速（check sum offload)减轻CPU负担，提高整机效能，20ns响应时间。2.5V/3.3V低功耗。广泛应用在IPTV、IPSETBOX、VOD、IPCAMERA、IPVIDEOPHONE等产品.-DM9000AE the Chines
RISC_CPU
- RISC CPU IP CORE 可以用于直接的工程开发应用 有详细的说明书
risc cpu
- 一个很好的16位cpu ip内核，用quartus写的
pic10_verilog
- 用verilog实现了PIC10系列单片机的IP核，代码基本来自一篇国外的文章《A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation》，对一部分进行了改进，主要包括对原文中有一些不可综合的@（posedge clk）语句的改写，使其能通过quartus的编译和综合，并且对跳转部分增加了比较多的注释，这篇文章写得非常好，感谢这篇文章的作者John Gulbrandsen先生，这篇文章让我学到了很多
freerisc8_11
- 一个基于VHDL 的简单8位CPU的IP core核心代码-VHDL based on a simple 8-bit CPU core code of the IP core
29becbce-7f76-454c-9f85-fb6138f83375
- cpu IP 核设计的verilong代码-cpu IP core design code verilong
cpu86
- CPU86 8086. IP core.
AN-Microchip-PIC32-uCOS-II-TCP-IP
- uC/OS-II and uC/TCP-IP for the Microchip PIC32 CPU (on the Explorer 16 Evaluation Board)
AN-Microchip-PIC32-uCOS-II-TCP-IP-QS
- uC/OS-II and uC/TCP-IP for the Microchip PIC32 CPU (on the PIC32 Starter Kit)
IP-code(8051-cpu-jtag-vga_lcd-i2c)
- ip核源码，包含8051,cpu,jtag,vga_lcd,i2c，使用vhdl语言编写，-ip nuclear source, including 8051, cpu, jtag, vga_lcd, i2c, using vhdl language,
32bit-RISC-CPU-IP
- 使用Verilog语言实现的RISC精简指令集CPU IP核，该CPU具有32位数据宽度，5级流水线结构和指令预判和中断处理功能，适合Verilog语言深入学习者参考。-Using the Verilog language implementation of RISC Reduced Instruction Set CPU IP cores, the CPU has a 32-bit data width, 5-stage pipeline structure and instruction p
Intel8086-IP-core
- intel 8086 cpu IP core.
Z80SoC
- Z80 CPU IP CORE,and a system on chip used Z80 processor.
8051-IP-core
- 这个整体的代码是8051的IP核，相信对于学习处理器和CPU架构的朋友，都会有很大帮助。-The overall code 8051 IP core, I believe that learning processor and CPU architectures friends, there will be a great help.
ARM-Verilog-HDL-IP-CORE
- ARM处理器的IP核，用verilog编写的，对处理器和相关的CPU架构知识有很大帮助。-ARM processor IP core, written in verilog processor and CPU architecture knowledge.
LatticeMico8_v3_1_VHDL
- LATTICE 公司的开放的8位CPU核.-Open 8bit cpu IP from Lattice.
alu1
- 本文是基于vhdl的8位cpu ip core设计alu-This article is based on the 8 vhdl cpu ip core design alu
自己动手写CPU
- ? Code文件夹 提供了本书每一章涉及的OpenMIPS源代码、测试程序。 ? Tools文件夹 提供了GNU工具链的安装文件，以及一个小工具Bin2Mem.exe，该工具用来将二进制数文件转化为可以用于ModelSim仿真的格式。 ? Doc文件夹 提供了本书使用的一些IP核的说明手册，包括UART控制器、SDRAM控制器、GPIO模块等。还提供了FPGA开发平台DE2的说明手册。(Code folder Provides the OpenMIPS source code and
RX_IP_Source
- 串口接收ip核，配合 nios 使用，减少cpu资源开支。(uart receive TX_IP_Source)